公开(公告)号：CN105518848A

公开(公告)日：2016-04-20

申请号：CN201480040222.4

申请日：2014-06-27

Applicant: 格罗方德半导体股份有限公司

Inventor： 安藤崇志 ,  M·P·储德泽克 ,  B·卡南 ,  S·A·克里什南 ,  权彦五 ,  V·纳拉亚南

IPC: H01L21/8238

CPC classification number: H01L27/0886 ,  H01L21/28008 ,  H01L21/823431 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/4908

Abstract: 高介电常数(高k)栅极介电层在包括一种或多种半导体材料的半导体鳍片上形成。图案化的扩散势垒金属氮化物层被形成，以覆盖至少一个沟道，同时不覆盖至少另一个沟道。阈值电压调整氧化物层在高k栅极介电层和扩散势垒金属氮化物层的物理暴露部分上形成。执行退火，以将阈值电压调整氧化物层的材料赶进在(一个或多个)本征沟道和高k栅极介电层之间的界面，导致阈值电压调整氧化物部分的形成。至少一个功函数(workfunction)材料层被形成，并且利用高k栅极介电层和阈值电压调整氧化物部分进行图案化，以形成跨越半导体鳍片的多种类型的栅极堆叠。

公开(公告)号：CN103871895A

公开(公告)日：2014-06-18

申请号：CN201310628242.0

申请日：2013-11-29

Applicant: 国际商业机器公司 ,  格罗方德半导体股份有限公司 ,  瑞萨电子株式会社

Inventor： L·F·艾杰 ,  M·M·弗兰克 ,  B·S·哈伦 ,  A·英拿达 ,  S·K·卡纳卡萨巴帕西 ,  A·科努尔 ,  V·纳拉亚南 ,  V·K·帕鲁楚利 ,  徐顺天

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66795 ,  H01L29/41791

Abstract: 一种用于制造场效应晶体管器件的方法，包括：在基底上图案化鳍部，在布置在基底上的一部分鳍部和一部分绝缘层上方图案化栅叠层，在栅叠层、一部分鳍部及一部分绝缘层上方形成保护屏障，保护屏障包封栅叠层，第二绝缘层在部分鳍部和保护屏障上方沉积，执行第一蚀刻过程以便选择性地去除部分第二绝缘层而无需显著去除保护屏障以便限定空腔，所述空腔暴露鳍部的部分源区和漏区，并且导电材料在空腔内沉积。

公开(公告)号：CN105684155B

公开(公告)日：2019-07-02

申请号：CN201480048128.3

申请日：2014-08-20

Applicant: 格罗方德半导体股份有限公司

Inventor： S·纳扎斯 ,  V·帕卢楚瑞 ,  A·雷茨尼采克 ,  D·J·谢皮斯

IPC: H01L29/78

CPC classification number: H01L23/535 ,  H01L29/0673 ,  H01L29/41791 ,  H01L29/45 ,  H01L29/66795 ,  H01L29/785 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 与finFET源极/漏极的低电阻接触可以通过形成无缺陷表面来实现，其中在该无缺陷表面上来形成这种接触。finFET的鳍片可以曝露于外延生长条件，以在源极/漏极中增加半导体材料的体积。对向生长前端可以合并或者可以形成未合并的刻面。介电材料可以填充源极漏极区域内的空隙。与finFET栅极间隔开的沟槽可以曝露在所述沟槽内的鳍片上的刻面外延生长的顶部，这样的顶部被光滑的介电表面分隔。在沟槽内曝露的顶部上选择性地形成的硅层可以被转换为半导体‑金属层，从而使这样的接触与源极漏极区中单独的鳍片连接。

公开(公告)号：CN105765714B

公开(公告)日：2018-09-25

申请号：CN201480049766.7

申请日：2014-09-11

Applicant: 格罗方德半导体股份有限公司

Inventor： C·科林斯 ,  T·L·格拉维萨贝 ,  M·G·法罗库 ,  T-M·考 ,  W·F·兰德斯 ,  林友博 ,  S·V·恩古彦 ,  J·A·奥克莱伊 ,  D·普里亚达尔什尼

IPC: H01L23/48

CPC classification number: H01L23/5226 ,  H01L21/76831 ,  H01L21/76898 ,  H01L23/528 ,  H01L23/53238 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 公开了改进的硅通孔(TSV)和制造方法。在半导体衬底上形成后段制程(BEOL)堆叠。在后段制程(BEOL)堆叠和半导体衬底中形成TSV腔体。共形保护层沿着BEOL堆叠设置在TSV腔体的内表面上，到达半导体衬底内的中间处。共形保护层用于在后续处理期间保护BEOL堆叠内的电介质层，从而提高集成电路质量和产品良率。

公开(公告)号：CN105745738A

公开(公告)日：2016-07-06

申请号：CN201480045911.4

申请日：2014-08-15

Applicant: 格罗方德半导体股份有限公司

Inventor： V·巴斯克 ,  程慷果 ,  A·克哈基弗尔鲁茨 ,  V·Y·萨德塞 ,  R·斯瑞尼瓦萨恩

IPC: H01L21/28 ,  H01L29/423

CPC classification number: H01L27/088 ,  H01L21/76897 ,  H01L21/823456 ,  H01L21/823475 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/66477 ,  H01L29/78

Abstract: 一种形成半导体器件的方法，该方法包括在相应的一个或多个晶体管在衬底中一个或多个沟道区之上沉积金属层，金属层具有第一区和第二区；降低金属层的第一区的高度；在已降低高度的第一区之上形成绝缘层，绝缘层形成为具有与金属层的第二区共面的顶面；并且形成到一个或多个晶体管的源极/漏极区的至少一个触点。因此也提供了形成的半导体器件的结构。

公开(公告)号：CN104576370A

公开(公告)日：2015-04-29

申请号：CN201410551194.4

申请日：2014-10-17

Applicant: 国际商业机器公司 ,  格罗方德半导体股份有限公司

Inventor： W·J·考泰 ,  L·艾克诺米克斯 ,  S·波诺斯 ,  T·E·斯坦达尔特 ,  C·V·苏里塞蒂 ,  谢瑞龙

IPC: H01L21/335

CPC classification number: H01L21/823828 ,  H01L21/823437 ,  H01L21/823468 ,  H01L21/823864

Abstract: 提供了形成晶体管的方法。该方法包括形成多个晶体管结构以便在衬底上具有多个伪栅极。每个伪栅极由小于伪栅极并且对于不同晶体管结构不同的高度的侧壁间隔件围绕，结果得到侧壁间隔件之上的不同深度的凹坑。该方法然后在伪栅极之上以及在多个晶体管结构的凹坑内沉积保形的电介质层，其中该保形的电介质层的厚度为凹坑的宽度的至少一半，仅仅去除保形的电介质层的在伪栅极之上的部分来暴露伪栅极；以及用多个高k金属栅替换伪栅极。

公开(公告)号：CN108694986A

公开(公告)日：2018-10-23

申请号：CN201710655025.9

申请日：2017-08-03

Applicant: 格罗方德半导体股份有限公司

Inventor： I·阿尔索夫斯基 ,  E·D·亨特-施罗德 ,  M·A·齐格霍弗尔

IPC: G11C29/18 ,  G11C29/12

CPC classification number: G11C29/12 ,  G06F12/1027 ,  G06F2212/65 ,  G06F2212/68 ,  G11C8/16 ,  G11C2029/0409 ,  G11C29/18

Abstract: 本发明涉及使用背景内建自测试的零测试时间存储器。本公开涉及一种结构，包括存储器，其被配置为在读取端口处执行至少一个功能读取操作的同时，能够在读取/写入端口处进行零测试时间内建自测试(BIST)。

公开(公告)号：CN105745738B

公开(公告)日：2018-07-31

申请号：CN201480045911.4

申请日：2014-08-15

Applicant: 格罗方德半导体股份有限公司

Inventor： V·巴斯克 ,  程慷果 ,  A·克哈基弗尔鲁茨 ,  V·Y·萨德塞 ,  R·斯瑞尼瓦萨恩

IPC: H01L21/28 ,  H01L29/423

CPC classification number: H01L27/088 ,  H01L21/76897 ,  H01L21/823456 ,  H01L21/823475 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/66477 ,  H01L29/78

Abstract: 一种形成半导体器件的方法，该方法包括在相应的一个或多个晶体管在衬底中一个或多个沟道区之上沉积金属层，金属层具有第一区和第二区；降低金属层的第一区的高度；在已降低高度的第一区之上形成绝缘层，绝缘层形成为具有与金属层的第二区共面的顶面；并且形成到一个或多个晶体管的源极/漏极区的至少一个触点。因此也提供了形成的半导体器件的结构。

公开(公告)号：CN105518848B

公开(公告)日：2018-06-26

申请号：CN201480040222.4

申请日：2014-06-27

Applicant: 格罗方德半导体股份有限公司

Inventor： 安藤崇志 ,  M·P·储德泽克 ,  B·卡南 ,  S·A·克里什南 ,  权彦五 ,  V·纳拉亚南

IPC: H01L21/8238

CPC classification number: H01L27/0886 ,  H01L21/28008 ,  H01L21/823431 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/4908

Abstract: 高介电常数(高k)栅极介电层在包括一种或多种半导体材料的半导体鳍片上形成。图案化的扩散势垒金属氮化物层被形成，以覆盖至少一个沟道，同时不覆盖至少另一个沟道。阈值电压调整氧化物层在高k栅极介电层和扩散势垒金属氮化物层的物理暴露部分上形成。执行退火，以将阈值电压调整氧化物层的材料赶进在(一个或多个)本征沟道和高k栅极介电层之间的界面，导致阈值电压调整氧化物部分的形成。至少一个功函数(workfunction)材料层被形成，并且利用高k栅极介电层和阈值电压调整氧化物部分进行图案化，以形成跨越半导体鳍片的多种类型的栅极堆叠。

公开(公告)号：CN105960707A

公开(公告)日：2016-09-21

申请号：CN201480060788.3

申请日：2014-10-14

Applicant: 格罗方德半导体股份有限公司

Inventor： 党兵 ,  S·H·尼克尔伯克尔 ,  小道格拉斯·C·拉图利佩 ,  S·斯科尔达斯 ,  C·K·曾 ,  K·R·温斯特尔

IPC: H01L21/78

CPC classification number: H01L21/6836 ,  H01L21/6835 ,  H01L21/78 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381

Abstract: 一种移除装卸器晶片的方法。提供装卸器晶片和具有多个半导体装置的半导体装置晶片，该半导体装置晶片具有有源表面侧和无源表面侧。对装卸器晶片的表面施加非晶碳层。对装卸器晶片的非晶碳层和半导体装置晶片的有源表面侧中的至少一个施加粘合层。装卸器晶片通过一个或者多个粘合层接合至半导体装置晶片。对装卸器晶片施加激光辐射以引起非晶碳层的加热，该非晶碳层的加热进而引起一个或者多个粘合层的加热。随后使半导体装置晶片的多个半导体装置从装卸器晶片分离。