公开(公告)号：CN105144366B

公开(公告)日：2019-04-23

申请号：CN201480023489.2

申请日：2014-10-14

Applicant: 格罗方德半导体股份有限公司

Inventor： 程慷果 ,  B·B.·多丽丝 ,  S·J·福尔摩斯 ,  A·克哈基弗尔鲁茨

IPC: H01L21/8238 ,  H01L27/12

Abstract: 一种形成CMOS场效应晶体管的改进的结构和方法。在实施例中，在半导体结构的PFET侧形成锗硅(SiGe)，而硅置于半导体结构的NFET侧。在PFET和NFET之间形成窄的隔离区。NFET鳍由硅构成而PFET鳍由锗硅构成。

公开(公告)号：CN105531812B

公开(公告)日：2018-09-07

申请号：CN201480050162.4

申请日：2014-09-11

Applicant: 格罗方德半导体股份有限公司

Inventor： 李俊涛 ,  杨智超 ,  殷允朋

IPC: H01L21/768

CPC classification number: H01L21/76885 ,  H01L21/28562 ,  H01L21/288 ,  H01L21/7682 ,  H01L21/76834 ,  H01L21/76844 ,  H01L21/76846 ,  H01L21/76852 ,  H01L21/76879

Abstract: 本发明的实施例总体上涉及集成电路的制备，并且更具体地，涉及用于使用选择性沉积工艺在开口中制备一对超薄金属线的结构和方法。

公开(公告)号：CN105960707B

公开(公告)日：2018-07-17

申请号：CN201480060788.3

申请日：2014-10-14

Applicant: 格罗方德半导体股份有限公司

Inventor： 党兵 ,  S·H·尼克尔伯克尔 ,  小道格拉斯·C·拉图利佩 ,  S·斯科尔达斯 ,  C·K·曾 ,  K·R·温斯特尔

IPC: H01L21/78

CPC classification number: H01L21/6836 ,  H01L21/6835 ,  H01L21/78 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381

Abstract: 一种移除装卸器晶片的方法。提供装卸器晶片和具有多个半导体装置的半导体装置晶片，该半导体装置晶片具有有源表面侧和无源表面侧。对装卸器晶片的表面施加非晶碳层。对装卸器晶片的非晶碳层和半导体装置晶片的有源表面侧中的至少一个施加粘合层。装卸器晶片通过一个或者多个粘合层接合至半导体装置晶片。对装卸器晶片施加激光辐射以引起非晶碳层的加热，该非晶碳层的加热进而引起一个或者多个粘合层的加热。随后使半导体装置晶片的多个半导体装置从装卸器晶片分离。

公开(公告)号：CN107731809A

公开(公告)日：2018-02-23

申请号：CN201710674340.6

申请日：2017-08-09

Applicant: 格罗方德半导体股份有限公司

Inventor： J·福尔

IPC: H01L27/02

CPC classification number: H01L27/1207 ,  H01L23/50 ,  H01L27/0288 ,  H01L27/0211

Abstract: 本发明涉及半导体器件结构中温度效应的补偿。本公开提供了一种半导体器件结构，其包括：具有绝缘体上半导体(SOI)区和混合区的衬底，其中，SOI区和混合区被至少一个隔离结构隔开，该SOI区由设置在衬底材料之上的半导体层形成，并且掩埋绝缘材料被插入在半导体层和衬底材料之间；设置在SOI区中的半导体器件，该半导体器件包括栅极结构和与该栅极结构相邻形成的源极区和漏极区；以及设置在混合区中的二极管结构，该二极管结构包括掺杂有第一导电类型的掺杂挤的阱区和嵌入在混合区中的阱区中的掺杂有第二导电类型的掺杂剂的阱部分。

公开(公告)号：CN105765714A

公开(公告)日：2016-07-13

申请号：CN201480049766.7

申请日：2014-09-11

Applicant: 格罗方德半导体股份有限公司

Inventor： C·科林斯 ,  T·L·格拉维萨贝 ,  M·G·法罗库 ,  T-M·考 ,  W·F·兰德斯 ,  林友博 ,  S·V·恩古彦 ,  J·A·奥克莱伊 ,  D·普里亚达尔什尼

IPC: H01L23/48

CPC classification number: H01L23/5226 ,  H01L21/76831 ,  H01L21/76898 ,  H01L23/528 ,  H01L23/53238 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 公开了改进的硅通孔(TSV)和制造方法。在半导体衬底上形成后段制程(BEOL)堆叠。在后段制程(BEOL)堆叠和半导体衬底中形成TSV腔体。共形保护层沿着BEOL堆叠设置在TSV腔体的内表面上，到达半导体衬底内的中间处。共形保护层用于在后续处理期间保护BEOL堆叠内的电介质层，从而提高集成电路质量和产品良率。

公开(公告)号：CN105684155A

公开(公告)日：2016-06-15

申请号：CN201480048128.3

申请日：2014-08-20

Applicant: 格罗方德半导体股份有限公司

Inventor： S·纳扎斯 ,  V·帕卢楚瑞 ,  A·雷茨尼采克 ,  D·J·谢皮斯

IPC: H01L29/78

CPC classification number: H01L23/535 ,  H01L29/0673 ,  H01L29/41791 ,  H01L29/45 ,  H01L29/66795 ,  H01L29/785 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 与finFET源极/漏极的低电阻接触可以通过形成无缺陷表面来实现，其中在该无缺陷表面上来形成这种接触。finFET的鳍片可以曝露于外延生长条件，以在源极/漏极中增加半导体材料的体积。对向生长前端可以合并或者可以形成未合并的刻面。介电材料可以填充源极漏极区域内的空隙。与finFET栅极间隔开的沟槽可以曝露在所述沟槽内的鳍片上的刻面外延生长的顶部，这样的顶部被光滑的介电表面分隔。在沟槽内曝露的顶部上选择性地形成的硅层可以被转换为半导体-金属层，从而使这样的接触与源极漏极区中单独的鳍片连接。

公开(公告)号：CN105531815A

公开(公告)日：2016-04-27

申请号：CN201480050452.9

申请日：2014-06-27

Applicant: 格罗方德半导体股份有限公司

Inventor： 安藤隆司 ,  R·迪瓦卡鲁尼 ,  B·卡南 ,  S·A·科瑞申安 ,  A·库玛尔 ,  权彦五 ,  B·P·林德尔 ,  V·纳拉亚南

IPC: H01L21/8238

CPC classification number: H01L27/0886 ,  H01L21/28008 ,  H01L21/28088 ,  H01L21/823807 ,  H01L21/823842 ,  H01L29/66545 ,  H01L29/7833

Abstract: 在半导体衬底中设置包括一个或者多个本征半导体材料的本征沟道。在本征沟道上形成高介电常数(高k)栅极电介质层。形成图案化的扩散势垒金属氮化物层。在高k栅极电介质层和扩散势垒金属氮化物层的物理暴露部分上形成阈值电压调节氧化物层。执行退火以将阈值电压调节氧化物层的材料驱动至一个或者多个本征沟道与高k栅极电介质层之间的界面，引起阈值电压调节氧化物部分的形成。形成至少一个功函数材料层，并且将其与高k栅极电介质层和阈值电压调节氧化物部分一起图案化以形成多个类型的栅极堆叠体。

公开(公告)号：CN105190853B

公开(公告)日：2019-02-22

申请号：CN201480023493.9

申请日：2014-10-23

Applicant: 格罗方德半导体股份有限公司

Inventor： S·K·卡纳卡萨巴帕西 ,  S·A·西格 ,  T·E·斯坦达尔特 ,  Y·尹

IPC: H01L21/336 ,  H01L29/423

CPC classification number: H01L27/0886 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481 ,  H01L29/6681 ,  Y02P80/30

Abstract: 诸如通过在反应离子蚀刻期间交替气体来循环地交替蚀刻剂，交替地并循环地对形成finFET的鳍的半导体材料和介于所述鳍之间的局部隔离材料的交错的结构执行蚀刻。当半导体材料和局部隔离材料的一个在半导体材料和局部隔离材料的另一个之上突起一段预设的距离时，优选将蚀刻剂替换。由于突起的表面比凹进的表面蚀刻得更快，整体蚀刻处理加快，并且以更少的时间完成，使得对其它材料(蚀刻剂对其选择性不理想)的侵蚀减少并且允许改进对沟槽的蚀刻以形成改进的隔离结构。

公开(公告)号：CN104576370B

公开(公告)日：2018-03-27

申请号：CN201410551194.4

申请日：2014-10-17

Applicant: 国际商业机器公司 ,  格罗方德半导体股份有限公司

Inventor： W·J·考泰 ,  L·艾克诺米克斯 ,  S·波诺斯 ,  T·E·斯坦达尔特 ,  C·V·苏里塞蒂 ,  谢瑞龙

IPC: H01L21/335

CPC classification number: H01L21/823828 ,  H01L21/823437 ,  H01L21/823468 ,  H01L21/823864

Abstract: 提供了形成晶体管的方法。该方法包括形成多个晶体管结构以便在衬底上具有多个伪栅极。每个伪栅极由小于伪栅极并且对于不同晶体管结构不同的高度的侧壁间隔件围绕，结果得到侧壁间隔件之上的不同深度的凹坑。该方法然后在伪栅极之上以及在多个晶体管结构的凹坑内沉积保形的电介质层，其中该保形的电介质层的厚度为凹坑的宽度的至少一半，仅仅去除保形的电介质层的在伪栅极之上的部分来暴露伪栅极；以及用多个高k金属栅替换伪栅极。

公开(公告)号：CN107729591A

公开(公告)日：2018-02-23

申请号：CN201710674576.X

申请日：2017-08-09

Applicant: 格罗方德半导体股份有限公司

Inventor： A·路提

IPC: G06F17/50

Abstract: 本发明涉及使用无监督机器学习的自动全芯片设计空间采样。一种示例性方法包括：读取作为要分析的当前布局的布局；将当前布局分割为n个子布局，其中n是正整数，以使每个子布局适合预定存储器；对子布局中的每一者执行聚类步骤，包括扫描各个子布局的特征并将每个子布局转换为定义各个图案的特征向量组，搜索每组特征向量的具有预定聚类参数的聚类，以及从每个聚类中选择图案的m个特征表示，其中m是正整数；将n个子布局中的每一者的特征表示合并成新的单个布局；搜索为各个子布局发现的特征表示的具有预定聚类参数的聚类；从每个聚类中选择图案的M个特征表示，其中M是正整数；以及输出图案的特征表示。