相变存储器
    3.
    发明授权

    公开(公告)号:CN105247677B

    公开(公告)日:2018-03-09

    申请号:CN201480003525.9

    申请日:2014-04-30

    CPC classification number: H01L27/115 H01L45/00

    Abstract: 一种相变存储器,包括存储节点,存储节点包括:下电极(1),用于连接衬底;第一相变层(2),位于下电极之上;第二相变层(3),层叠于第一相变层上;上电极(4),位于第二相变层上;存储节点根据第一相变层和第二相变层不同的阻值来存储不同的数据。由于在第二相变层和第一相变层之间不设置隔离层,不仅降低制作存储节点的工艺复杂度,也降低了存储节点的生产成本。

    全相变自旋非易失存储单元

    公开(公告)号:CN106960904A

    公开(公告)日:2017-07-18

    申请号:CN201610010917.9

    申请日:2016-01-09

    Applicant: 清华大学

    CPC classification number: H01L45/00 H01L27/24

    Abstract: 本发明提供一种全相变自旋非易失存储单元,包括磁固定层、间隔层、磁自由层。所述磁固定层、间隔层以及磁自由层依次层叠设置,所述间隔层设置在所述磁固定层和磁自由层之间,且该间隔层分别与所述磁固定层和磁自由层接触设置。所述磁固定层、所述磁自由层的材料均为界面相变材料,所述界面相变材料包括两种体相变材料交替层叠设置。

    一种柔性透明的薄膜型电阻开关及制备方法

    公开(公告)号:CN105932155A

    公开(公告)日:2016-09-07

    申请号:CN201610398430.2

    申请日:2016-06-07

    CPC classification number: H01L45/00 H01L45/12 H01L45/16

    Abstract: 本发明公开一种柔性透明的薄膜型电阻开关及制备方法,该柔性透明的薄膜型电阻开关为ITO‑ITO纳米线‑Ag三明治结构,包括柔性透明衬底、设置于柔性透明衬底上的ITO薄膜,ITO薄膜上设有一层ITO纳米线网络,ITO纳米线网络上设有Ag电极,Ag电极为上电极,ITO薄膜上未设置ITO纳米线网络的区域为下电极引线区域。本发明制作的电阻开关在可见光波段透过率达到70%以上,在正向弯曲或反向弯曲情况下都能保持良好的电阻开关特性。本发明制备的一种柔性透明薄膜型电阻开关可作为开关元件和电存储器件在信息处理领域中进行应用,同时由于结构和工艺简单,成本极低,在透明电子器件领域中有较强的实用价值。

    一种Cu基阻变存储器的制备方法及存储器

    公开(公告)号:CN105789439A

    公开(公告)日:2016-07-20

    申请号:CN201610258342.2

    申请日:2016-04-22

    CPC classification number: H01L45/00 G11C11/56 H01L21/82 H01L27/24

    Abstract: 本发明公开了一种Cu基阻变存储器的制备方法及存储器,该制备方法包括:对铜下电极构图化合处理生成化合物缓冲层,所述化合物缓冲层能够阻止所述铜下电极被氧化;在所述化合物缓冲层上沉积固态电解液材料;在所述固态电解液材料上沉积上电极形成存储器。在上述技术方案中,通过在铜下电极与固态电解液材料之间插入能够阻止铜下电极被氧化的化合物缓冲层,以有效避免固态电解液材料生长时对铜下电极的氧化,使电极界面不会因为氧化而变粗糙,从而解决现有技术中Cu基阻变存储器因电极界面粗糙导致的器件可靠性和良率较低的技术问题,进而提高器件的可靠性和良率。

    三维相变存储器存储单元的制备方法

    公开(公告)号:CN105428528A

    公开(公告)日:2016-03-23

    申请号:CN201510943745.6

    申请日:2015-12-15

    Inventor: 亢勇 陈邦明

    CPC classification number: H01L45/00 H01L27/24

    Abstract: 本发明涉及半导体制备领域,尤其涉及一种三维相变存储器存储单元的制备方法。一种三维相变存储器存储单元的制备方法,该方法包括:提供一衬底,于衬底上制备贯穿第一绝缘层的若干金属字线,并继续在金属字线之上制备辅助层;于辅助层之上沉积多晶硅层,并对多晶硅层进行第一类型离子注入后,去除部分多晶硅层至第一绝缘层的上表面,并保留位于金属子线之上的多晶硅层和辅助层,形成多个存储单元;制备第二绝缘层覆盖第一绝缘层暴露的表面,并将保留的多晶硅层的上表面予以暴露;对保留的多晶硅层进行第二类型离子注入,以在该保留的多晶硅层中形成选通二极管的PN结;其中,重复上述工艺以制备可堆叠的选通二极管。

Patent Agency Ranking