-
公开(公告)号:CN104871313B
公开(公告)日:2018-12-11
申请号:CN201380066069.8
申请日:2013-11-21
Applicant: 索尼半导体解决方案公司
IPC: H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: H01L45/122 , G11C5/02 , G11C5/025 , G11C13/0002 , G11C2213/52 , G11C2213/71 , H01L27/2427 , H01L27/2463 , H01L27/2481 , H01L27/249 , H01L45/00 , H01L45/04 , H01L45/08 , H01L45/085 , H01L45/1226 , H01L45/1266 , H01L45/145 , H01L45/146 , H01L45/147 , H01L45/1675 , H01L45/1683
Abstract: 本发明提供了一种存储装置,其设置有多个存储元件(40),各个所述存储元件具有电极(10)和存储层(41),所述存储层包括多个层(20、30)。所述多个层中的一个层(20)沿第一方向(A1)延伸,且被沿所述第一方向布置着的所述多个存储元件共用。所述电极沿不同于所述第一方向的第二方向(A2)延伸,且被沿所述第二方向布置着的所述多个存储元件共用。
-
公开(公告)号:CN104798208B
公开(公告)日:2018-07-10
申请号:CN201380060639.2
申请日:2013-10-21
Applicant: 佐治亚科技研究公司
CPC classification number: H01L51/0587 , B82Y10/00 , H01L31/02167 , H01L31/022425 , H01L31/035227 , H01L31/0392 , H01L31/108 , H01L45/00 , H01L51/0048 , H01L51/0579 , H01L51/4206 , Y02E10/549
Abstract: 本文描述了含有碳纳米结构‑氧化物‑金属二极管,诸如碳纳米管(CNT)‑氧化物‑金属二极管的阵列,以及其制造和使用方法。在一些实施方案中,所述阵列含有垂直定向的碳纳米结构,诸如用介电层的保形涂层(如金属氧化物)涂布的多壁碳纳米管(MWCNT)。碳纳米结构的尖端用诸如钙或铝的低逸出功金属涂布以在尖端处形成纳米结构‑氧化物‑金属界面。所述阵列由于其固有的低电容可以在高达约40皮赫的频率下用作整流天线。本文所描述的阵列在低至0.3V的低开启电压和高达约7800mA/cm2的大电流密度以及至少约10、15、20、25、30、35、40、45、50、55或60的整流比下产生高度不对称性和非线性。
-
公开(公告)号:CN105247677B
公开(公告)日:2018-03-09
申请号:CN201480003525.9
申请日:2014-04-30
Applicant: 华为技术有限公司
IPC: H01L45/00
CPC classification number: H01L27/115 , H01L45/00
Abstract: 一种相变存储器,包括存储节点,存储节点包括:下电极(1),用于连接衬底;第一相变层(2),位于下电极之上;第二相变层(3),层叠于第一相变层上;上电极(4),位于第二相变层上;存储节点根据第一相变层和第二相变层不同的阻值来存储不同的数据。由于在第二相变层和第一相变层之间不设置隔离层,不仅降低制作存储节点的工艺复杂度,也降低了存储节点的生产成本。
-
公开(公告)号:CN107197628A
公开(公告)日:2017-09-22
申请号:CN201580060567.0
申请日:2015-10-23
Applicant: 索尼公司
IPC: H01L21/8244 , G11C11/15 , H01L21/8246 , H01L27/105 , H01L27/11 , H01L29/82 , H01L43/08 , H01L45/00 , H01L49/00
CPC classification number: G11C11/1697 , G11C14/0081 , H01L27/105 , H01L27/11 , H01L27/228 , H01L29/82 , H01L43/02 , H01L43/08 , H01L43/12 , H01L45/00 , H01L49/00
Abstract: 半导体器件包括触发器电路、控制线、第一P型晶体管、第一非易失性存储元件、第二P型晶体管和第一非易失性存储元件。触发器电路具有依次连接有第一反相器电路、包括第一节点第一连接线、第二反相器电路和包括第二节点的第二连接线的环形结构。第一P型晶体管和第一非易失性存储元件在第一节点与控制线之间串联地连接。第二P型晶体管和第一非易失性存储元件在第二节点与控制线之间串联地连接。非易失性存储元件是包括从靠近所述控制线的位置开始依次布置的钉扎层、隧道势垒层和自由层的磁隧道结元件。
-
公开(公告)号:CN107123734A
公开(公告)日:2017-09-01
申请号:CN201710089322.1
申请日:2017-02-20
Applicant: 三星电子株式会社
IPC: H01L45/00
CPC classification number: H01L45/144 , H01L27/2409 , H01L27/2427 , H01L27/2463 , H01L27/2481 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/1253 , H01L45/1675 , H01L45/1683 , H01L45/00 , H01L45/122 , H01L45/16
Abstract: 一种可变电阻存储器件包括:选择图案;中间电极,接触选择图案的第一表面;可变电阻图案,相对于选择图案在中间电极的相反侧;以及第一电极,接触选择图案的第二表面并包括n型半导体材料,选择图案的第二表面与其第一表面相反。
-
公开(公告)号:CN106960904A
公开(公告)日:2017-07-18
申请号:CN201610010917.9
申请日:2016-01-09
Applicant: 清华大学
Abstract: 本发明提供一种全相变自旋非易失存储单元,包括磁固定层、间隔层、磁自由层。所述磁固定层、间隔层以及磁自由层依次层叠设置,所述间隔层设置在所述磁固定层和磁自由层之间,且该间隔层分别与所述磁固定层和磁自由层接触设置。所述磁固定层、所述磁自由层的材料均为界面相变材料,所述界面相变材料包括两种体相变材料交替层叠设置。
-
公开(公告)号:CN106229408A
公开(公告)日:2016-12-14
申请号:CN201610852435.8
申请日:2016-09-27
Applicant: 宁波大学
CPC classification number: H01L45/00 , C23C14/16 , C23C14/18 , C23C14/35 , C23C14/352 , H01L45/14 , H01L45/1625
Abstract: 本发明公开了一种高速的伪纳米复合Mg-Sb-Te可逆相变薄膜,特点是该可逆相变薄膜的材料为Mg、Sb、Te三种元素的混合物,其化学结构式为Mg(x Sb7Te3)100-x,其中0
-
公开(公告)号:CN105932155A
公开(公告)日:2016-09-07
申请号:CN201610398430.2
申请日:2016-06-07
Applicant: 西安交通大学
IPC: H01L45/00
Abstract: 本发明公开一种柔性透明的薄膜型电阻开关及制备方法,该柔性透明的薄膜型电阻开关为ITO‑ITO纳米线‑Ag三明治结构,包括柔性透明衬底、设置于柔性透明衬底上的ITO薄膜,ITO薄膜上设有一层ITO纳米线网络,ITO纳米线网络上设有Ag电极,Ag电极为上电极,ITO薄膜上未设置ITO纳米线网络的区域为下电极引线区域。本发明制作的电阻开关在可见光波段透过率达到70%以上,在正向弯曲或反向弯曲情况下都能保持良好的电阻开关特性。本发明制备的一种柔性透明薄膜型电阻开关可作为开关元件和电存储器件在信息处理领域中进行应用,同时由于结构和工艺简单,成本极低,在透明电子器件领域中有较强的实用价值。
-
公开(公告)号:CN105789439A
公开(公告)日:2016-07-20
申请号:CN201610258342.2
申请日:2016-04-22
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种Cu基阻变存储器的制备方法及存储器,该制备方法包括:对铜下电极构图化合处理生成化合物缓冲层,所述化合物缓冲层能够阻止所述铜下电极被氧化;在所述化合物缓冲层上沉积固态电解液材料;在所述固态电解液材料上沉积上电极形成存储器。在上述技术方案中,通过在铜下电极与固态电解液材料之间插入能够阻止铜下电极被氧化的化合物缓冲层,以有效避免固态电解液材料生长时对铜下电极的氧化,使电极界面不会因为氧化而变粗糙,从而解决现有技术中Cu基阻变存储器因电极界面粗糙导致的器件可靠性和良率较低的技术问题,进而提高器件的可靠性和良率。
-
公开(公告)号:CN105428528A
公开(公告)日:2016-03-23
申请号:CN201510943745.6
申请日:2015-12-15
Applicant: 上海新储集成电路有限公司
Abstract: 本发明涉及半导体制备领域,尤其涉及一种三维相变存储器存储单元的制备方法。一种三维相变存储器存储单元的制备方法,该方法包括:提供一衬底,于衬底上制备贯穿第一绝缘层的若干金属字线,并继续在金属字线之上制备辅助层;于辅助层之上沉积多晶硅层,并对多晶硅层进行第一类型离子注入后,去除部分多晶硅层至第一绝缘层的上表面,并保留位于金属子线之上的多晶硅层和辅助层,形成多个存储单元;制备第二绝缘层覆盖第一绝缘层暴露的表面,并将保留的多晶硅层的上表面予以暴露;对保留的多晶硅层进行第二类型离子注入,以在该保留的多晶硅层中形成选通二极管的PN结;其中,重复上述工艺以制备可堆叠的选通二极管。
-
-
-
-
-
-
-
-
-