-
公开(公告)号：CN107749420B
公开(公告)日：2023-09-01
申请号：CN201711155364.7
申请日：2017-11-20
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739 , H01L29/40 , H01L29/06
Abstract: 本发明属于功率半导体技术领域，涉及一种逆阻型IGBT。本发明的正向电场截至层N1不是连续的电场截止层，且P+集电区和漂移区被N1阻隔，紧邻两相邻P+集电区之间的漂移区背面形成与集电极电气相连的场板。器件的发射极端包含反向电场截止层N2和槽结构。施加反向偏压时，与集电极电气相连的场板将不连续的集电结耗尽线在漂移区中合并起来，在没有完全耗尽高浓度N1时，耗尽区可在漂移区内扩展，避免集电结发生击穿，实现很好的反向阻断能力。相比于也具有反向耐压的NPT型IGBT，施加正向阻断电压时，N1和与集电极电气相连的场板共同作用，使正向电场被截止，在N1、N2和槽结构共同作用下，缩短漂移区长度，实现导通压降和关断损耗更好的折中特性。
-
公开(公告)号：CN113555424B
公开(公告)日：2023-05-26
申请号：CN202110829052.X
申请日：2021-07-21
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739 , H01L29/08
Abstract: 本发明属于功率半导体器件技术领域，涉及一种自适应低损耗功率器件。本发明主要特征在于：具有阳极绝缘介质槽和在阳极自适应MOS结构。正向导通时，阳极端自适应MOS结构处于关闭状态，器件导通时不会出现snapback现象；同时阳极端绝缘介质槽可以缓解N+阳极区对器件空穴注入效率的影响。器件关断过程中，随着阳极电压逐步上升，多段分布的P‑body区与N+阳极区形成的多沟道自适应地开启，可加速漂移区内存储的电子抽取，有利于加快器件关断速度并降低关断损耗。器件正向阻断时，阳极自适应MOS开启，提供泄漏电流释放路径，防止寄生PNP晶体管触发，改善器件耐压特性。相比于传统SOI LIGBT，本发明进一步优化了器件关断损耗与正向导通压降之间的折中关系。
-
公开(公告)号：CN107342321B
公开(公告)日：2023-03-31
申请号：CN201710768209.6
申请日：2017-08-31
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739 , H01L29/08
Abstract: 本发明属于功率半导体技术领域，具体涉及一种具有可控集电极槽的SOI LIGBT。本发明相对与传统结构，主要在集电极端引入可控集电极槽结构和集电极端引入多个槽栅结构。正向导通时，槽集电极相对于集电极的偏置电压为负值，集电极槽侧壁形成高浓度的P型反型层以增加空穴注入，而分段式槽栅结构起到空穴抽取的阻挡层；因此，漂移区内空穴/电子浓度提高，有利获得更低的正向导通压降；同时，由于N+集电区位于P+集电区上表面，未与N型漂移区接触，因此新器件没有电压折回效应。本发明的有益效果为，相对于传统短路阳极‑LIGBT结构，本发明具有更快的关断速度和更低的正向导通压降，而且没有电压折回效应。
-
公开(公告)号：CN108258041B
公开(公告)日：2020-06-30
申请号：CN201810042181.2
申请日：2018-01-17
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739 , H01L29/06 , H01L29/40 , H01L29/423
Abstract: 本发明属于功率半导体技术领域，具体涉及一种具有载流子存储层及三栅的薄SOI LIGBT。本发明主要特征在于：采用三栅结构增大沟道密度，其槽栅底部未与埋氧层接触，且在平面栅及槽栅下方靠近漂移区的部分引入载流子存储层。正向导通时，槽栅侧壁阻挡空穴通路，起到注入增强的效果，降低器件的正向导通压降；同时，N型载流子存储层起到阻挡空穴的作用，促进电子注入漂移区，增强电导调制效应，进一步降低正向导通压降。在正向阻断时，槽栅起到耗尽载流子存储层的作用，使得器件在存储层高浓度的情况下仍可维持高耐压。器件在阴极引入P埋层，提升器件的抗短路能力。本发明相对于传统薄SOI LIGBT结构，具有更低的正向导通压降,同时具有更好的抗短路能力。
-
公开(公告)号：CN114823863B
公开(公告)日：2023-04-25
申请号：CN202210450409.8
申请日：2022-04-24
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/08 , H01L29/739
Abstract: 本发明公开了一种具有阳极槽的低功耗功率LIGBT器件。相对于传统阳极短路结构，本发明在阳极端引入阳极槽结构，包括阳极槽内的介质、包围介质的U形P掺杂区、位于阳极槽远离漂移区一侧且与U形P掺杂区接触的N型掺杂区，U形P掺杂区的一端与阳极相连，另一端与N型掺杂区的表面共同引出端为浮空的复合电极。在正向导通时，上述U形P掺杂区增大了空穴注入面积，增强了电导调制效应，有效降低了导通电压；在低阳极电压下，U形P掺杂区与N型掺杂区之间相互耗尽，增大阳极分布电阻，有效抑制了snapback现象；在关断过程中，正向电压增加使N型掺杂区的耗尽区变窄，提供了一条电子抽取通道且通过复合电极进行消除，从而减少了关断损耗。
-
Patent Agency Ranking
公开(公告)号：CN107482058B
公开(公告)日：2023-03-31
申请号：CN201710873013.3
申请日：2017-09-25
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739 , H01L29/423 , H01L29/06
Abstract: 本发明属于功率半导体技术领域，具体涉及一种具有载流子存储层的薄SOI LIGBT。本发明主要特征在于：采用两个槽栅和一个平面栅结构，且在两个槽栅之间、平面栅下方引入载流子存储层。正向导通时，槽栅侧壁阻挡空穴通路，起到注入增强的效果，降低器件的正向导通压降；同时，N型载流子存储层起到阻挡空穴的作用，促进电子注入漂移区，增强电导调制效应，进一步降低正向导通压降。在正向阻断时，槽栅起到耗尽载流子存储层的作用，使得器件在存储层高浓度下仍可维持高耐压。本发明的有益效果为，相对于传统LIGBT结构，本发明具有更低的正向导通压降、更快的关断速度和更低的关断损耗。
-
公开(公告)号：CN114823863A
公开(公告)日：2022-07-29
申请号：CN202210450409.8
申请日：2022-04-24
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/08 , H01L29/739
Abstract: 本发明公开了一种具有阳极槽的低功耗功率LIGBT器件。相对于传统阳极短路结构，本发明在阳极端引入阳极槽结构，包括阳极槽内的介质、包围介质的U形P掺杂区、位于阳极槽远离漂移区一侧且与U形P掺杂区接触的N型掺杂区，U形P掺杂区的一端与阳极相连，另一端与N型掺杂区的表面共同引出端为浮空的复合电极。在正向导通时，上述U形P掺杂区增大了空穴注入面积，增强了电导调制效应，有效降低了导通电压；在低阳极电压下，U形P掺杂区与N型掺杂区之间相互耗尽，增大阳极分布电阻，有效抑制了snapback现象；在关断过程中，正向电压增加使N型掺杂区的耗尽区变窄，提供了一条电子抽取通道且通过复合电极进行消除，从而减少了关断损耗。
-
公开(公告)号：CN107342321A
公开(公告)日：2017-11-10
申请号：CN201710768209.6
申请日：2017-08-31
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739 , H01L29/08
CPC classification number: H01L29/7394 , H01L29/0821
Abstract: 本发明属于功率半导体技术领域，具体涉及一种具有可控集电极槽的SOI LIGBT。本发明相对与传统结构，主要在集电极端引入可控集电极槽结构和集电极端引入多个槽栅结构。正向导通时，槽集电极相对于集电极的偏置电压为负值，集电极槽侧壁形成高浓度的P型反型层以增加空穴注入，而分段式槽栅结构起到空穴抽取的阻挡层；因此，漂移区内空穴/电子浓度提高，有利获得更低的正向导通压降；同时，由于N+集电区位于P+集电区上表面，未与N型漂移区接触，因此新器件没有电压折回效应。本发明的有益效果为，相对于传统短路阳极-LIGBT结构，本发明具有更快的关断速度和更低的正向导通压降，而且没有电压折回效应。
-
公开(公告)号：CN103325835B
公开(公告)日：2015-10-21
申请号：CN201310202568.7
申请日：2013-05-28
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/423
Abstract: 一种具有结型场板结构的SOI功率LDMOS器件，属于功率半导体器件技术领域。这种JFP SOI LDMOS器件采用PN结作为场板，并利用高K介质作为场板介质。一方面，结型场板的PN结电场调制器件表面电场，改善器件的电场分布，提高器件耐压；另一方面，在反向阻断状态时，结型场板辅助耗尽器件漂移区，使器件漂移区掺杂浓度大幅提高，从而降低导通电阻；高K介质用作场介质层，更有利于导通电阻和静态功耗的降低。与常规金属场板相比，结型场板技术还有效地避免了场板末端存在电场尖峰的缺陷；与多晶电阻场板相比，结型场板PN结势垒的存在能避免大的泄漏电流的产生。此外，本发明也与SOI CMOS电路具有很好的兼容性。
-
公开(公告)号：CN102751199B
公开(公告)日：2014-12-17
申请号：CN201210226462.6
申请日：2012-07-03
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L21/336
Abstract: 本发明公开了一种槽型半导体功率器件的制造方法，涉及半导体功率器件技术领域，通过刻蚀槽、采用各向异性外延技术生长填充槽形成第二半导体区、在第二半导体区顶部局部刻蚀形成窄且高浓度的n或p柱、填充绝缘介质以及平坦化，之后采用外延横向过生长形成体区等关键工艺步骤,具有以下优点：避免了沟槽的填充及平坦化、槽栅制作及平坦化对已形成的体区、体接触区以及源区产生的不利影响；槽栅底部与体区下界面平齐或低于体区下界面，从而提高器件耐压；不需要复杂的掩模，避免了小角度注入工艺对沟道区的影响；避免采用多次外延注入的方式形成超结以及所带来得晶格缺陷；大大降低了导通电阻。
-
-
-
-
-
-
-
-
-
Search Results
200
records
(took 0.027 seconds)
