-
公开(公告)号：CN113555424B
公开(公告)日：2023-05-26
申请号：CN202110829052.X
申请日：2021-07-21
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739 , H01L29/08
Abstract: 本发明属于功率半导体器件技术领域，涉及一种自适应低损耗功率器件。本发明主要特征在于：具有阳极绝缘介质槽和在阳极自适应MOS结构。正向导通时，阳极端自适应MOS结构处于关闭状态，器件导通时不会出现snapback现象；同时阳极端绝缘介质槽可以缓解N+阳极区对器件空穴注入效率的影响。器件关断过程中，随着阳极电压逐步上升，多段分布的P‑body区与N+阳极区形成的多沟道自适应地开启，可加速漂移区内存储的电子抽取，有利于加快器件关断速度并降低关断损耗。器件正向阻断时，阳极自适应MOS开启，提供泄漏电流释放路径，防止寄生PNP晶体管触发，改善器件耐压特性。相比于传统SOI LIGBT，本发明进一步优化了器件关断损耗与正向导通压降之间的折中关系。
-
公开(公告)号：CN114823863B
公开(公告)日：2023-04-25
申请号：CN202210450409.8
申请日：2022-04-24
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/08 , H01L29/739
Abstract: 本发明公开了一种具有阳极槽的低功耗功率LIGBT器件。相对于传统阳极短路结构，本发明在阳极端引入阳极槽结构，包括阳极槽内的介质、包围介质的U形P掺杂区、位于阳极槽远离漂移区一侧且与U形P掺杂区接触的N型掺杂区，U形P掺杂区的一端与阳极相连，另一端与N型掺杂区的表面共同引出端为浮空的复合电极。在正向导通时，上述U形P掺杂区增大了空穴注入面积，增强了电导调制效应，有效降低了导通电压；在低阳极电压下，U形P掺杂区与N型掺杂区之间相互耗尽，增大阳极分布电阻，有效抑制了snapback现象；在关断过程中，正向电压增加使N型掺杂区的耗尽区变窄，提供了一条电子抽取通道且通过复合电极进行消除，从而减少了关断损耗。
-
公开(公告)号：CN114823863A
公开(公告)日：2022-07-29
申请号：CN202210450409.8
申请日：2022-04-24
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/08 , H01L29/739
Abstract: 本发明公开了一种具有阳极槽的低功耗功率LIGBT器件。相对于传统阳极短路结构，本发明在阳极端引入阳极槽结构，包括阳极槽内的介质、包围介质的U形P掺杂区、位于阳极槽远离漂移区一侧且与U形P掺杂区接触的N型掺杂区，U形P掺杂区的一端与阳极相连，另一端与N型掺杂区的表面共同引出端为浮空的复合电极。在正向导通时，上述U形P掺杂区增大了空穴注入面积，增强了电导调制效应，有效降低了导通电压；在低阳极电压下，U形P掺杂区与N型掺杂区之间相互耗尽，增大阳极分布电阻，有效抑制了snapback现象；在关断过程中，正向电压增加使N型掺杂区的耗尽区变窄，提供了一条电子抽取通道且通过复合电极进行消除，从而减少了关断损耗。
-
公开(公告)号：CN115425023A
公开(公告)日：2022-12-02
申请号：CN202211163432.5
申请日：2022-09-23
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L27/07 , H01L29/40 , H01L29/739 , H01L27/02
Abstract: 本发明属于功率半导体技术领域，具体的说是涉及一种横向低功耗功率器件。本发明在传统器件的基础上，通过场氧化层上表面布置多晶硅电阻，多晶硅电阻的一端通过第一层金属与N+阳极区相连，另一端通过第一层金属和P+阳极区相连，从而在器件导通时调控阳极端电势分布，使器件更快转换为双极工作模式，以抑制snapback现象，在器件关断时，多晶硅电阻提供额外的电子抽取通路，以加快器件关断速度，减小关断损耗。本发明在器件机理上限制了snapback现象，减小了关断损耗；在版图布局上减小了芯片面积，提高了芯片面积的利用率；在工艺制作上能与传统CMOS工艺兼容。
-
公开(公告)号：CN113555424A
公开(公告)日：2021-10-26
申请号：CN202110829052.X
申请日：2021-07-21
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739 , H01L29/08
Abstract: 本发明属于功率半导体器件技术领域，涉及一种自适应低损耗功率器件。本发明主要特征在于：具有阳极绝缘介质槽和在阳极自适应MOS结构。正向导通时，阳极端自适应MOS结构处于关闭状态，器件导通时不会出现snapback现象；同时阳极端绝缘介质槽可以缓解N+阳极区对器件空穴注入效率的影响。器件关断过程中，随着阳极电压逐步上升，多段分布的P‑body区与N+阳极区形成的多沟道自适应地开启，可加速漂移区内存储的电子抽取，有利于加快器件关断速度并降低关断损耗。器件正向阻断时，阳极自适应MOS开启，提供泄漏电流释放路径，防止寄生PNP晶体管触发，改善器件耐压特性。相比于传统SOI LIGBT，本发明进一步优化了器件关断损耗与正向导通压降之间的折中关系。
-
Patent Agency Ranking
公开(公告)号：CN112687681B
公开(公告)日：2023-05-02
申请号：CN202011593040.3
申请日：2020-12-29
Applicant: 电子科技大学
IPC: H01L27/07 , H01L29/08 , H01L29/739
Abstract: 本发明属于功率半导体技术领域，涉及一种具有集成NMOS管的LIGBT器件。本发明主要特征在于：在P+集电区附近引入一个N+集电区，并在集电区上方集成了NMOS管，该MOS管通过一层绝缘介质与下方的集电区隔离开，一端与集电极P+短接，另一端通过导电材料与集电极N+短接。新器件在反向导通时，集成NMOS管为电流提供了通路，新器件具有更好的反向恢复特性。在正向导通时，本发明通过提高集成NMOS管中P型沟道区的浓度提高阈值电压并防止该MOS管的穿通，即可有效抑制snapback效应。在器件关断时，集成NMOS管为电子抽取提供了路径，使新器件具有更小的关断时间和更低的关断损耗。本发明的有益效果为，相比于传统LIGBT，本发明可实现反向导通的功能且关断损耗更低。
-
公开(公告)号：CN111933711B
公开(公告)日：2022-08-23
申请号：CN202010831004.X
申请日：2020-08-18
Applicant: 电子科技大学
Abstract: 本发明属于功率半导体技术领域，具体涉及一种集成了SBD的超结MOSFET。本发明相对与传统结构，具有以下几个特点：一、器件采用双槽结构，分别为槽栅结构和肖特基槽型结构，肖特基槽型结构的槽侧壁引入肖特基接触，能够有效节省版图面积和增大续流能力；二、双槽下方引入横向伸长的P型屏蔽层对双槽进行保护，可以抑制集成肖特基二极管的反向泄漏电流，并避免肖特基接触和槽栅底部提前击穿，有效提高击穿电压；三、漂移区采用了超结结构，有效地克服了P型屏蔽层带来的小电流能力问题。本发明的有益效果为，相对于传统集成SBD的SiC MOSFET结构，本发明能够节省版图面积、增强续流能力和抑制体二极管开启能力，同时具有更低的导通压降和更高的击穿电压。
-
公开(公告)号：CN115832035A
公开(公告)日：2023-03-21
申请号：CN202211453120.8
申请日：2022-11-21
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明属于功率半导体技术领域，涉及一种自适应性高压低损耗功率器件。相比传统LIGBT结构，本发明在LIGBT阳极端引入自适应性NMOS结构，且该NMOS结构栅极由集成二极管控制。正向导通时，NMOS沟道关闭，电子抽取路径被阻断从而消除了snapback(电压折回)效应。关断过程中，随着阳极电压上升，NMOS沟道自适应开启，漂移区内电子经阳极NMOS沟道从N+集电区抽出；同时P+集电区与N型缓冲层几乎等电位短接，抑制P+集电区向漂移区内注入空穴，二者共同加速器件关断以降低关断损耗。反向续流时，新器件二极管端顶层P型10第二N漂移区组成超结结构，缩短了新器件反向恢复时间，降低了反向恢复电荷。因此，本发明具有更快的关断速度，更小的关断损耗和更低的反向恢复损耗。
-
公开(公告)号：CN112909082A
公开(公告)日：2021-06-04
申请号：CN202110175351.6
申请日：2021-02-09
Applicant: 电子科技大学
IPC: H01L29/40 , H01L29/423 , H01L29/78
Abstract: 本发明属于功率半导体技术领域，具体涉及一种高压低阻功率LDMOS。本发明主要特征在于：具有源端凸出的场板结构和漏极内侧集成二极管，有利缩短漂移区长度且不额外增加器件面积。正向导通时，集成二极管反向偏置，场板结构和N型漂移区构成等效MIS电容，在栅结构与场板结构下方的漂移区表面产生连续的电子积累层，形成积累型输运模式，大幅降低器件比导通电阻；反向阻断时，集成二极管正向偏置，场板结构承受表面耐压，辅助耗尽漂移区以提高漂移区掺杂浓度而降低比导通电阻，并调制横向电场分布以提高器件耐压。相对传统LDMOS，本发明实现高耐压的同时具有更低的比导通电阻。
-
公开(公告)号：CN115832036B
公开(公告)日：2025-04-18
申请号：CN202211453126.5
申请日：2022-11-21
Applicant: 电子科技大学
Abstract: 本发明属于功率半导体技术领域，涉及一种自适应性高压低损耗功率器件。相比传统LIGBT结构，本发明在LIGBT阳极端引入自适应性PMOS结构，且该PMOS结构栅极由集成二极管控制。正向导通时，PMOS沟道关闭，电子抽取路径被阻断从而消除了snapback(电压折回)效应。关断过程中，随着阳极电压上升，LIGBT阳极PMOS沟道自适应性开启，漂移区内电子由电极11转化为空穴后，经PMOS沟道从P+集电区抽出；同时P+集电区与N型缓冲层几乎等电位短接，抑制P+集电区向漂移区注入空穴，二者共同加速器件关断以降低关断损耗。正向阻断时，P+集电区的空穴电流经POMS沟道由电极11转化为电子电流注入到漂移区，形成类MOS击穿模式，提高了击穿电压。因此，本发明具有更小的关断损耗和更高的击穿电压。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.054 seconds)
