-
公开(公告)号：CN114823863B
公开(公告)日：2023-04-25
申请号：CN202210450409.8
申请日：2022-04-24
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/08 , H01L29/739
Abstract: 本发明公开了一种具有阳极槽的低功耗功率LIGBT器件。相对于传统阳极短路结构，本发明在阳极端引入阳极槽结构，包括阳极槽内的介质、包围介质的U形P掺杂区、位于阳极槽远离漂移区一侧且与U形P掺杂区接触的N型掺杂区，U形P掺杂区的一端与阳极相连，另一端与N型掺杂区的表面共同引出端为浮空的复合电极。在正向导通时，上述U形P掺杂区增大了空穴注入面积，增强了电导调制效应，有效降低了导通电压；在低阳极电压下，U形P掺杂区与N型掺杂区之间相互耗尽，增大阳极分布电阻，有效抑制了snapback现象；在关断过程中，正向电压增加使N型掺杂区的耗尽区变窄，提供了一条电子抽取通道且通过复合电极进行消除，从而减少了关断损耗。
-
公开(公告)号：CN114823863A
公开(公告)日：2022-07-29
申请号：CN202210450409.8
申请日：2022-04-24
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/08 , H01L29/739
Abstract: 本发明公开了一种具有阳极槽的低功耗功率LIGBT器件。相对于传统阳极短路结构，本发明在阳极端引入阳极槽结构，包括阳极槽内的介质、包围介质的U形P掺杂区、位于阳极槽远离漂移区一侧且与U形P掺杂区接触的N型掺杂区，U形P掺杂区的一端与阳极相连，另一端与N型掺杂区的表面共同引出端为浮空的复合电极。在正向导通时，上述U形P掺杂区增大了空穴注入面积，增强了电导调制效应，有效降低了导通电压；在低阳极电压下，U形P掺杂区与N型掺杂区之间相互耗尽，增大阳极分布电阻，有效抑制了snapback现象；在关断过程中，正向电压增加使N型掺杂区的耗尽区变窄，提供了一条电子抽取通道且通过复合电极进行消除，从而减少了关断损耗。
-
公开(公告)号：CN115425023A
公开(公告)日：2022-12-02
申请号：CN202211163432.5
申请日：2022-09-23
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L27/07 , H01L29/40 , H01L29/739 , H01L27/02
Abstract: 本发明属于功率半导体技术领域，具体的说是涉及一种横向低功耗功率器件。本发明在传统器件的基础上，通过场氧化层上表面布置多晶硅电阻，多晶硅电阻的一端通过第一层金属与N+阳极区相连，另一端通过第一层金属和P+阳极区相连，从而在器件导通时调控阳极端电势分布，使器件更快转换为双极工作模式，以抑制snapback现象，在器件关断时，多晶硅电阻提供额外的电子抽取通路，以加快器件关断速度，减小关断损耗。本发明在器件机理上限制了snapback现象，减小了关断损耗；在版图布局上减小了芯片面积，提高了芯片面积的利用率；在工艺制作上能与传统CMOS工艺兼容。
-
公开(公告)号：CN114551570B
公开(公告)日：2023-05-26
申请号：CN202210149551.9
申请日：2022-02-18
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/739
Abstract: 本发明属于功率半导体技术领域，具体涉及一种低功耗IGBT器件。相对于传统结构，本发明将P+发射极、N+发射极以及浮空P区连到不同的电位，从而自适应控制器件的工作状态。正向导通时，小电压下使发射极的PN结开启增强电导调制效应，大电压时自适应关断使器件饱和。开启过程中，浮空P区与发射极之间的二极管开启，为空穴提供一条通路，减小位移电流，降低了电流过冲。
-
公开(公告)号：CN115832035A
公开(公告)日：2023-03-21
申请号：CN202211453120.8
申请日：2022-11-21
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明属于功率半导体技术领域，涉及一种自适应性高压低损耗功率器件。相比传统LIGBT结构，本发明在LIGBT阳极端引入自适应性NMOS结构，且该NMOS结构栅极由集成二极管控制。正向导通时，NMOS沟道关闭，电子抽取路径被阻断从而消除了snapback(电压折回)效应。关断过程中，随着阳极电压上升，NMOS沟道自适应开启，漂移区内电子经阳极NMOS沟道从N+集电区抽出；同时P+集电区与N型缓冲层几乎等电位短接，抑制P+集电区向漂移区内注入空穴，二者共同加速器件关断以降低关断损耗。反向续流时，新器件二极管端顶层P型10第二N漂移区组成超结结构，缩短了新器件反向恢复时间，降低了反向恢复电荷。因此，本发明具有更快的关断速度，更小的关断损耗和更低的反向恢复损耗。
-
Patent Agency Ranking
公开(公告)号：CN118398656A
公开(公告)日：2024-07-26
申请号：CN202410543317.3
申请日：2024-05-05
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明属于功率半导体技术领域，涉及一种集成双PMOS自适应控制SOI LIGBT。本发明的主要特征在于：在SOI LIGBT阴极侧集成2个MOS管，且通过氧化隔离槽互相隔离。MOS管通过电气连接可实现自适应控制SOI LIGBT。正向导通时，集成MOS自适应控制SOI LIGBT寄生二极管开启，增强电导调制效应，有效降低器件的导通压降，提高器件的驱动能力；正向关断时，集成MOS结构的第一MOS导通降低阴极P+电位，控制SOI LIGBT寄生二极管截止，退出电导调制。随着耗尽区扩展，集成MOS结构的第二MOS关闭使阴极N+电位升高，控制SOI LIGBT槽栅沟道的电子注入迅速降低；短路状态下，随着阳极电压升高，集成MOS结构的第二MOS夹断P沟道，阴极N+电位升高，降低阴极N+电子电流，抑制闩锁效应，提高器件的抗短路能力。
-
公开(公告)号：CN115832035B
公开(公告)日：2025-04-18
申请号：CN202211453120.8
申请日：2022-11-21
Applicant: 电子科技大学
Abstract: 本发明属于功率半导体技术领域，涉及一种自适应性高压低损耗功率器件。相比传统LIGBT结构，本发明在LIGBT阳极端引入自适应性NMOS结构，且该NMOS结构栅极由集成二极管控制。正向导通时，NMOS沟道关闭，电子抽取路径被阻断从而消除了snapback(电压折回)效应。关断过程中，随着阳极电压上升，NMOS沟道自适应开启，漂移区内电子经阳极NMOS沟道从N+集电区抽出；同时P+集电区与N型缓冲层几乎等电位短接，抑制P+集电区向漂移区内注入空穴，二者共同加速器件关断以降低关断损耗。反向续流时，新器件二极管端顶层P型10第二N漂移区组成超结结构，缩短了新器件反向恢复时间，降低了反向恢复电荷。因此，本发明具有更快的关断速度，更小的关断损耗和更低的反向恢复损耗。
-
公开(公告)号：CN117059659A
公开(公告)日：2023-11-14
申请号：CN202311076973.9
申请日：2023-08-24
Applicant: 电子科技大学 , 华润微电子(重庆)有限公司
IPC: H01L29/739 , H01L29/40
Abstract: 本发明属于功率半导体技术领域，具体是涉及一种GaN级联二极管。级联二极管等效为多个栅控二极管串联，只需很少数量串联便可达到HEMT器件静电防护所需的电压要求，大大提高了芯片使用效率。等效纵向场板拓展了横向器件纵向维度的利用，提高晶圆利用率。实际工艺制备中刻蚀引入缺陷的区域远离器件导通路径，因此能有效减小材料缺陷对二维电子气迁移率的影响，改善器件正向导通和动态特性。
-
公开(公告)号：CN115832036A
公开(公告)日：2023-03-21
申请号：CN202211453126.5
申请日：2022-11-21
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明属于功率半导体技术领域，涉及一种自适应性高压低损耗功率器件。相比传统LIGBT结构，本发明在LIGBT阳极端引入自适应性PMOS结构，且该PMOS结构栅极由集成二极管控制。正向导通时，PMOS沟道关闭，电子抽取路径被阻断从而消除了snapback(电压折回)效应。关断过程中，随着阳极电压上升，LIGBT阳极PMOS沟道自适应性开启，漂移区内电子由电极11转化为空穴后，经PMOS沟道从P+集电区抽出；同时P+集电区与N型缓冲层几乎等电位短接，抑制P+集电区向漂移区注入空穴，二者共同加速器件关断以降低关断损耗。正向阻断时，P+集电区的空穴电流经POMS沟道由电极11转化为电子电流注入到漂移区，形成类MOS击穿模式，提高了击穿电压。因此，本发明具有更小的关断损耗和更高的击穿电压。
-
公开(公告)号：CN115832036B
公开(公告)日：2025-04-18
申请号：CN202211453126.5
申请日：2022-11-21
Applicant: 电子科技大学
Abstract: 本发明属于功率半导体技术领域，涉及一种自适应性高压低损耗功率器件。相比传统LIGBT结构，本发明在LIGBT阳极端引入自适应性PMOS结构，且该PMOS结构栅极由集成二极管控制。正向导通时，PMOS沟道关闭，电子抽取路径被阻断从而消除了snapback(电压折回)效应。关断过程中，随着阳极电压上升，LIGBT阳极PMOS沟道自适应性开启，漂移区内电子由电极11转化为空穴后，经PMOS沟道从P+集电区抽出；同时P+集电区与N型缓冲层几乎等电位短接，抑制P+集电区向漂移区注入空穴，二者共同加速器件关断以降低关断损耗。正向阻断时，P+集电区的空穴电流经POMS沟道由电极11转化为电子电流注入到漂移区，形成类MOS击穿模式，提高了击穿电压。因此，本发明具有更小的关断损耗和更高的击穿电压。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.058 seconds)
