-
公开(公告)号：CN1992079A
公开(公告)日：2007-07-04
申请号：CN200610126577.2
申请日：2006-08-28
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G11C11/409 , G11C11/4091
CPC classification number: G11C7/1027 , G11C7/1012 , G11C7/1048 , G11C7/1051 , G11C7/1066 , G11C7/1069 , G11C7/1072 , G11C7/1078 , G11C7/1096 , G11C7/12 , G11C7/22 , G11C11/4076 , G11C11/4091 , G11C11/4093 , G11C11/4094 , G11C11/4096 , G11C29/028 , G11C2207/002
Abstract: 本发明提供一种半导体器件，在包含DRAM等半导体存储器的半导体器件中，实现动作余量的增大和消耗功率的降低。例如，具有由副放大器(SAMP)对从读出放大器阵列(SAA)读出到本地输入输出线(LIO)上的信号进行放大并传送到主输入输出线(MIO)的列系统电路。在各副放大器(SAMP)中，设有例如可以按照读起动信号(RD1、2)设定2种电流的电流控制电路(IC)。读起动信号(RD1、2)，通过时序控制电路的控制，在与突发读出动作的周期数对应的时刻生成。在存储体激活后紧接着的突发读出动作周期中，由(RD1)将电流控制电路(IC)的电流设定得较大，在后续的读出周期中，由(RD2)将电流控制电路(IC)的电流设定得较小。
-
公开(公告)号：CN1909114A
公开(公告)日：2007-02-07
申请号：CN200610108315.3
申请日：2006-08-01
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
CPC classification number: G06F11/1044 , G11C2029/0409
Abstract: 本发明提供一种半导体存储器件，该半导体存储器件抑制面积损失，并且小型化时的动作余量大。例如，对于DRAM等的存储阵列(ARY)，采用由64位数据位和9位校验位构成的纠错码方式，使伴随该纠错码方式的纠错码电路(ECC)与读出放大器串(SAA)相邻地配置。在芯片内，除了设置有由这种存储阵列ARY构成的额定存储阵列之外，还设置有与存储阵列(ARY)同样地具有(SAA)及与该(SAA)相邻的(ECC)的冗余存储阵列，解救制造时产生的缺陷。并且，在(ECC)中，在有激活指令时进行纠错，在有预充电指令时进行校验位的存储。
-
公开(公告)号：CN1906699A
公开(公告)日：2007-01-31
申请号：CN200380110822.5
申请日：2003-11-21
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G11C15/04
CPC classification number: G11C15/04 , G11C15/043
Abstract: 在由采用了存储电路(STC)和比较电路(CP)的存储单元构成的存储阵列中，将构成比较电路的多个晶体管中的、栅电极连接在检索线上的晶体管的源电极或漏电极的任一个电极与预充电到高电压的匹配线(HMLr)连接。而且，将匹配线判断电路(MDr)配置在预充电到低电压的匹配线(LMLr)上，根据信息的比较结果辨别在该匹配线内产生的比较信号电压。按照这种存储阵列的结构和动作，可以避免匹配线对内的检索线驱动噪声的影响，并以低功率且高速地进行比较动作。因此，能够实现可以用高速进行检索动作的低功率内容可寻址存储器。
-
公开(公告)号：CN1825481A
公开(公告)日：2006-08-30
申请号：CN200610008596.5
申请日：2006-02-17
Applicant: 株式会社日立制作所 , 尔必达存储器株式会社
CPC classification number: G11C15/04 , G11C15/043
Abstract: 课题是实现具备CAM的半导体器件的高速化或功耗的降低。把不同相位的控制时钟分配给已分割成多个存储区BK1、BK2的存储区阵列，用不同的相位进行词条和检索关键字的处理(读出动作、检索动作)。存储区化的存储区阵列，由分割得更小的多个子阵列SARYU、SARYL构成，在2个子阵列SARYU、SARYL中共用读写检索电路群RWSBK内的读出放大器。这时，就成为从双方的子阵列SARYU、SARYL把位线每个一条地连接到读出放大器上的所谓的开放位线构成。把同一个检索表登录在多个存储区BK1、BK2内，依次反复地将连续输入的检索关键字输入到多个存储区BK1、BK2中，与不同相位的控制时钟同步地进行检索动作。
-
公开(公告)号：CN1260810C
公开(公告)日：2006-06-21
申请号：CN00816039.2
申请日：2000-11-29
Applicant: 株式会社日立制作所
IPC: H01L21/8242 , H01L27/108 , G11C11/401
CPC classification number: H01L27/10894 , G11C11/4097 , H01L27/10897
Abstract: 在进行读出放大器交互配置的情况下，作为从子存储器阵列(SMA)向读出放大器(SA)引出数据线的方式，把在子存储器阵列内连续的2条或者交错地把2条数据线夹在中间的2条数据线，连接到相邻的读出放大器上。说得更详细点，采用使被夹持在连接到2个相邻的读出放大器上的每一条数据线之间的数据线的条数变成为偶数(0、2、4…)的办法，就可以避免在读出放大器块与子存储器阵列的连接部分处的断线、短路，因而使布局变得容易起来。
-
Patent Agency Ranking
公开(公告)号：CN1645514A
公开(公告)日：2005-07-27
申请号：CN200410081864.7
申请日：2004-12-24
Applicant: 株式会社日立制作所 , 尔必达存储器株式会社
IPC: G11C15/04
CPC classification number: G11C15/04 , G11C15/043
Abstract: 本发明通过高效率地存储范围被指定的IP地址，减少必要的条目数，从而提高TCAM的存储器容量。本发明的具有代表性的一种装置如下：使存储信息(条目)和输入信息(比较信息或检索键)成为某一个位一定是逻辑值‘1’的公共的成组编码。此外，使匹配线成为分层结构，在多条副匹配线与多条搜索线的交点上设置存储器单元，进而使副匹配线通过副匹配判定电路与主匹配线分别连接，在主匹配线上设置主匹配判定电路。
-
公开(公告)号：CN1093201A
公开(公告)日：1994-10-05
申请号：CN94101411.8
申请日：1994-02-19
Applicant: 株式会社日立制作所
CPC classification number: G11C29/44 , G06F11/006 , G11C7/1045
Abstract: 将一个设有按照存入非易失存储元件中的信息，来选择存储器功能的功能选择电路的半导体芯片密封在封装内，而且通过在上述状态或半导体芯片被安装在印刷板的状态下写入非易失存储器元件，最后设置存储器功能。通过根据上述过程来设置半导体存储器类型，从圆片工艺到组装步骤的过程都能变得相同，因此，可便于批量生产和生产控制。可在短期内提供具有符合用户技术规格的存储器功能的半导体存储器。
-
公开(公告)号：CN1391702A
公开(公告)日：2003-01-15
申请号：CN00816039.2
申请日：2000-11-29
Applicant: 株式会社日立制作所
IPC: H01L21/8242 , H01L27/108 , G11C11/401
CPC classification number: H01L27/10894 , G11C11/4097 , H01L27/10897
Abstract: 在进行读出放大器交互配置的情况下，作为从子存储器阵列(SMA)向读出放大器(SA)引出数据线的方式，把在子存储器阵列内连续的2条或者交错地把2条数据线夹在中间的2条数据线，连接到相邻的读出放大器上。说得更详细点，采用使被夹持在连接到2个相邻的读出放大器上的每一条数据线之间的数据线的条数变成为偶数(0、2、4…)的办法，就可以避免在读出放大器块与子存储器阵列的连接部分处的断线、短路，因而使布局变得容易起来。
-
公开(公告)号：CN1162845A
公开(公告)日：1997-10-22
申请号：CN97102023.X
申请日：1997-01-10
Applicant: 株式会社日立制作所
IPC: H01L27/108 , H01L27/10 , H01L21/8242 , H01L21/822 , H01L21/768
CPC classification number: H01L27/10894 , H01L27/10814 , H01L27/10873 , H01L27/10882 , H01L27/10885 , H01L2924/0002 , Y10S257/915 , H01L2924/00
Abstract: DRAM的存储器单元选择MISFET Qt的栅电极8A(字线)的薄层电阻和位线BL1、BL2的薄层电阻分别等于或小于2Ω/□。在形成栅电极8A(字线)或位线BL1、BL2的步骤期间形成周边电路的互连，由此可减少制造DRAM的步骤的数目。
-
公开(公告)号：CN1129356A
公开(公告)日：1996-08-21
申请号：CN95115539.3
申请日：1995-08-10
Applicant: 株式会社日立制作所
IPC: H01L21/82 , H01L21/8242
CPC classification number: H01L27/10844 , H01L27/1052
Abstract: 一种制造半导体集成电路器件的方法，包括：将半导体衬底的第二表面部分做成凹槽；在其第一表面部分处制作第一电路区元件，而在第二表面部分处制作第二电路区元件，第一电路区和第二电路区的元件在垂直于半导体衬底表面部分的方向上具有相对小和大的尺寸；制作一隔离膜以覆盖第一和第二电路区，使隔离膜的第一和第二部分间产生高程差；将隔离膜化学机械整平以抑制其高程差；以及在提高了聚焦裕度的情况下，在隔离膜上制作布线导体。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.036 seconds)
