公开(公告)号：CN103035289B

公开(公告)日：2015-11-18

申请号：CN201210375954.1

申请日：2012-10-08

Applicant: 夏普株式会社 ,  尔必达存储器股份有限公司

Inventor： 名仓满 ,  粟屋信义 ,  石原数也 ,  世古明义

IPC: G11C16/06 ,  G11C16/02

CPC classification number: G11C13/0028 ,  G11C13/0002 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2013/0078 ,  G11C2213/79

Abstract: 本发明提供一种半导体存储装置，能够使向可变电阻元件的电压施加极性不同的2种写入工作后的各验证工作分别低功耗且高速地执行。写入电路（22）构成为能分别执行设定工作和重置工作，设定工作通过从存储器单元的一端侧经由可变电阻元件向另一端侧流过电流，从而使可变电阻元件的电阻低电阻化，重置工作通过从存储器单元的另一端侧经由可变电阻元件向一端侧流过电流，从而使可变电阻元件的电阻高电阻化，读出电路（21）构成为能够分别执行第1读出工作和第2读出工作，第1读出工作通过从存储器单元的一端侧经由可变电阻元件向另一端侧流过电流，从而读出可变电阻元件的电阻状态，第2读出工作通过从存储器单元的另一端侧经由可变电阻元件向一端侧流过电流，从而读出可变电阻元件的电阻状态。

公开(公告)号：CN103325939A

公开(公告)日：2013-09-25

申请号：CN201310093687.3

申请日：2013-03-22

Applicant: 夏普株式会社 ,  尔必达存储器股份有限公司

Inventor： 玉井幸夫 ,  中野贵司 ,  粟屋信义 ,  相泽一雄 ,  浅野勇 ,  日向野直也 ,  川越刚

IPC: H01L45/00 ,  H01L27/24 ,  G11C16/06

CPC classification number: H01L45/126 ,  H01L27/2436 ,  H01L27/2472 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/145 ,  H01L45/146

Abstract: 本发明涉及可变电阻元件以及非易失性半导体存储装置。本发明实现一种动作裕度宽的高集成存储器。在第一电极（14）和第二电极（12）之间夹持包含金属氧化物的可变电阻体（13）而构成的可变电阻元件（1）中，在这样的金属氧化物中具有流过两电极（12、14）间的电流的电流密度局部高的电流路径，在两电极（12、14）中至少电阻率更高的一个特定电极的电阻率为100μΩcm以上的情况下，将这样的特定电极与可变电阻体（13）接触的接触区域的短边方向或短轴方向的尺寸（R）相对于特定电极的膜厚（d）设定为1.4倍以上。由此，降低起因于电极的加工偏差而在电极部分产生的寄生电阻的偏差，抑制起因于寄生电阻的偏差而产生的可变电阻元件的电阻变化特性的偏差。

公开(公告)号：CN101211656B

公开(公告)日：2012-07-11

申请号：CN200710160123.1

申请日：2007-12-24

Applicant: 尔必达存储器股份有限公司

Inventor： 中井洁

IPC: G11C11/56 ,  G11C29/44 ,  G11C17/18

Abstract: 根据本发明的半导体存储装置具有储存单元，该储存单元包括：层间绝缘膜、嵌入到层间绝缘膜中的下电极层、以及设置在层间绝缘膜上的记录层和上电极层。当向储存单元传送预定的电流时，通过大体上超过熔点来加热记录层，并且在记录层和下电极层之间的界面附近形成腔体。结果，将记录层与下电极层物理分离，并且没有电流流过储存单元。当将记录层与下电极层物理分离时，这些层不会再次回到接触状态。因此，可以不可逆地存储信息。

公开(公告)号：CN101131868B

公开(公告)日：2012-07-04

申请号：CN200710146939.9

申请日：2007-08-21

Applicant: 尔必达存储器股份有限公司

Inventor： 藤泽宏树

IPC: G11C11/4076 ,  G11C11/4063 ,  G11C11/407

CPC classification number: G11C8/18 ,  G11C7/1072 ,  G11C7/22 ,  G11C11/4076

Abstract: 一种等待时间计数器，包括：具有并联的多个闩锁电路的点移位型FIFO电路，每个闩锁电路包括一个输入门和一个输出门，所述内部指令MDRDT被共同提供给所述输入门；以及可使任一输入门和任一输出门导通的选择器。选择器包括在选择输入门的选择动作和选择输出门的选择动作之间转换的计数器，并且计数器与内部时钟脉冲LCLK同步地输出二进制格式计数值。由于二进制格式的计数器以这种方式被使用，所以计数值本身不会造成差错。

公开(公告)号：CN102522359A

公开(公告)日：2012-06-27

申请号：CN201210001133.1

申请日：2009-06-02

Applicant: 阿德威尔斯股份有限公司 ,  尔必达存储器股份有限公司

Inventor： 中居诚也 ,  樱田伸一

IPC: H01L21/67 ,  H01L21/687 ,  H01L21/60

CPC classification number: H01L21/67092 ,  H01L21/68728 ,  H01L21/68742 ,  H01L24/75 ,  H01L2224/16 ,  H01L2224/75 ,  H01L2224/758 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15788 ,  Y10S269/903 ,  Y10T29/4913 ,  Y10T29/53174 ,  Y10T29/53178 ,  Y10T29/53265 ,  H01L2924/00

Abstract: 本发明提供一种安装方法，将被安装物安装到基板上，其包括：将所述基板载置到工作台上的工序；将所述基板上的应该安装所述被安装物的区域选择性地加热到比其周边部分高的温度，同时将所述被安装物安装到所述基板上的工序。

公开(公告)号：CN1738201B

公开(公告)日：2011-10-26

申请号：CN200510091739.9

申请日：2005-08-17

Applicant: 尔必达存储器股份有限公司

Inventor： 阿部一郎

IPC: H03K5/13 ,  H03K19/017 ,  H01L27/04

CPC classification number: H03K5/082 ,  H03K19/0016

Abstract: 本发明提供一种半导体电路装置。具有将输入端公共连接到信号输入端子IN，彼此为相同的逻辑结构的第一及第二传送系统；构成第一传送系统的晶体管中向第一传送系统的输入值为低电平时截止的晶体管为高阈值，导通的晶体管为低阈值，构成第二传送系统的晶体管中向第二传送系统的输入值为高电平时，截止的晶体管为高阈值，导通侧的晶体管为低阈值，第一及第二传送系统根据控制信号，控制为动作状态和待机状态，具有输出选择部，其接收第一及第二传送系统的输出，在动作时，从输出端子输出来自低阈值的晶体管为导通状态侧的传送系统的输出，在待机时，截止来自输出为不稳定状态的一个传送系统的输出，而从输出端子输出来自输出稳定的传送系统的输出。

公开(公告)号：CN101055871B

公开(公告)日：2011-06-15

申请号：CN200710091796.6

申请日：2007-04-11

Applicant: 尔必达存储器股份有限公司

Inventor： 莲沼英司

IPC: H01L27/108 ,  H01L23/522 ,  H01L23/482

CPC classification number: H01L27/0207 ,  H01L27/10814 ,  H01L27/10855 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提出了一种半导体存储器件，包括：多个有源区，在半导体衬底中以带状形成；多条字线，以相等的间隔排列以便与有源区交叉；多个单元接触部，包括在有源区中沿其纵向在中心部分形成的第一单元接触部，和沿纵向在两端处的每一端部形成的第二单元接触部；位线接触部，形成于第一单元接触部上；位线，对其布线使得在位线接触部上穿过；存储节点接触部，形成于第二单元接触部上；存储节点接触焊盘，形成于存储节点接触部上；以及存储电容器，形成于存储节点接触焊盘上。存储节点接触部的中心位置相对于第二单元接触部的中心位置沿规定方向偏移。存储节点接触焊盘的中心位置相对于存储节点接触部的中心位置沿规定方向偏移。

公开(公告)号：CN1808902B

公开(公告)日：2011-05-04

申请号：CN200610003624.4

申请日：2006-01-09

Applicant: 尔必达存储器股份有限公司

Inventor： 藤泽宏树

IPC: H03K19/0175 ,  H03K19/0185

CPC classification number: H03H11/28 ,  G01R31/31713 ,  G11C11/4093 ,  G11C29/02 ,  G11C29/022 ,  G11C29/028 ,  G11C29/50008 ,  H03K19/0005

Abstract: 公开了一种输出电路、半导体器件和调整输出电路的特性的方法，以减小校准输出电路所需的电路规模，以及减少校准操作所需的时间，本发明包括与数据引脚相连的第一输出缓冲器和第二输出缓冲器、以及与校准引脚相连的校准电路。第一输出缓冲器和第二输出缓冲器包括多个单位缓冲器。单位缓冲器彼此具有相同的电路结构。利用此结构，可以利用校准电路，根据校准操作，共同设置第一输出缓冲器和第二输出缓冲器的阻抗。结果，可以减小校准操作所需的电路规模和校准操作所需的时间。

公开(公告)号：CN101971315A

公开(公告)日：2011-02-09

申请号：CN200980109142.9

申请日：2009-06-02

Applicant: 阿德威尔斯股份有限公司 ,  尔必达存储器股份有限公司

Inventor： 中居诚也 ,  樱田伸一

IPC: H01L21/60

CPC classification number: H01L21/67092 ,  H01L21/68728 ,  H01L21/68742 ,  H01L24/75 ,  H01L2224/16 ,  H01L2224/75 ,  H01L2224/758 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15788 ,  Y10S269/903 ,  Y10T29/4913 ,  Y10T29/53174 ,  Y10T29/53178 ,  Y10T29/53265 ,  H01L2924/00

Abstract: 本发明提供一种安装装置，该装置能够效率良好且高精度地将芯片等部件安装到基板上。在具有开口部(K5)的旋转工作台(22)的上表面载置晶片，在开口部(K5)中升降支承部以及保持芯片的头部，将晶片与芯片抵接并在局部夹持二者，并通过加热使其接合。然后，退避支承部和头部，并在晶片和旋转工作台(22)之间插入在保持工作台上具备的升降臂，从而使晶片上升，并且旋转移动旋转工作台(22)而使开口部(K5)相对于晶片移动。然后，再次将晶片载置在旋转工作台(22)的上表面，来进行接合动作。

公开(公告)号：CN101221808B

公开(公告)日：2010-06-02

申请号：CN200810002051.2

申请日：2008-01-09

Applicant: 株式会社日立制作所 ,  尔必达存储器股份有限公司

Inventor： 秋山悟 ,  关口知纪 ,  竹村理一郎 ,  中谷浩晃 ,  宫武伸一 ,  渡边由布子

IPC: G11C11/4091 ,  G11C11/4096

CPC classification number: G11C11/4091 ,  H01L27/10897

Abstract: 本发明提供兼顾了高集成、低功耗高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于，沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外，先驱动多个下拉电路中晶体管常数大的下拉电路，然后激活另一个下拉电路和上拉电路来进行读出。此外，数据线和先驱动的下拉电路由NMOS晶体管连接，通过激活、不激活上述NMOS晶体管，来控制上述下拉电路的激活、非激活。