公开(公告)号：CN1702869A

公开(公告)日：2005-11-30

申请号：CN200510073838.4

申请日：2005-05-24

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社

Inventor： 竹村理一郎 ,  秋山悟 ,  半泽悟 ,  关口知纪 ,  梶谷一彦

IPC: H01L27/108 ,  G11C11/34

CPC classification number: G11C11/405 ,  G11C11/4097 ,  H01L27/0207 ,  H01L27/108 ,  H01L27/10814 ,  H01L27/10873

Abstract: 提供一种半导体存储装置，能实现高速工作，或能实现高集成化且高速工作。将晶体管(MT1、MT2)配置在连接存储信息的电容器(CAP)的扩散层区(DIFF(SN))的两侧，将各个晶体管(MT1、MT2)的另一扩散层区(DIFF)连接在同一条位线(BL)上。对存储单元(MC)进行存取时，将两个晶体管(MT1、MT2)激活，进行读出。另外对存储单元(MC)进行写入工作时，用两个晶体管(MT1、MT2)将电荷写入电容器中。

公开(公告)号：CN1825481A

公开(公告)日：2006-08-30

申请号：CN200610008596.5

申请日：2006-02-17

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社

Inventor： 半泽悟 ,  竹村理一郎 ,  梶谷一彦

IPC: G11C15/04 ,  G11C11/34

CPC classification number: G11C15/04 ,  G11C15/043

Abstract: 课题是实现具备CAM的半导体器件的高速化或功耗的降低。把不同相位的控制时钟分配给已分割成多个存储区BK1、BK2的存储区阵列，用不同的相位进行词条和检索关键字的处理(读出动作、检索动作)。存储区化的存储区阵列，由分割得更小的多个子阵列SARYU、SARYL构成，在2个子阵列SARYU、SARYL中共用读写检索电路群RWSBK内的读出放大器。这时，就成为从双方的子阵列SARYU、SARYL把位线每个一条地连接到读出放大器上的所谓的开放位线构成。把同一个检索表登录在多个存储区BK1、BK2内，依次反复地将连续输入的检索关键字输入到多个存储区BK1、BK2中，与不同相位的控制时钟同步地进行检索动作。

公开(公告)号：CN1645514A

公开(公告)日：2005-07-27

申请号：CN200410081864.7

申请日：2004-12-24

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社

Inventor： 半泽悟 ,  阪田健 ,  梶谷一彦

IPC: G11C15/04

CPC classification number: G11C15/04 ,  G11C15/043

Abstract: 本发明通过高效率地存储范围被指定的IP地址，减少必要的条目数，从而提高TCAM的存储器容量。本发明的具有代表性的一种装置如下：使存储信息(条目)和输入信息(比较信息或检索键)成为某一个位一定是逻辑值‘1’的公共的成组编码。此外，使匹配线成为分层结构，在多条副匹配线与多条搜索线的交点上设置存储器单元，进而使副匹配线通过副匹配判定电路与主匹配线分别连接，在主匹配线上设置主匹配判定电路。

公开(公告)号：CN101471133A

公开(公告)日：2009-07-01

申请号：CN200810185593.8

申请日：2008-12-17

Applicant: 株式会社日立制作所

Inventor： 半泽悟 ,  久米均

IPC: G11C16/02 ,  G11C16/06 ,  H01L27/115 ,  G11C16/08

CPC classification number: G11C13/0023 ,  G11C13/0004 ,  G11C13/0026 ,  G11C13/0069 ,  G11C2013/0076 ,  G11C2013/0078 ,  G11C2013/0083 ,  G11C2213/71 ,  G11C2213/72

Abstract: 本发明的课题是实现高可靠动作的相变存储器。本发明的半导体装置具有层叠了由使用硫族化合物材料的存储层和二极管构成的存储单元的结构的存储器阵列，根据所选择的存储单元所处的层变更初始化条件和改写条件。在根据动作选择电流镜电路的同时，利用电压选择电路和电流镜电路中的复位电流的控制机构，根据动作变更初始化条件和改写条件(在此是复位条件)。

公开(公告)号：CN102959635B

公开(公告)日：2015-06-03

申请号：CN201180030368.7

申请日：2011-08-26

Applicant: 株式会社日立制作所

Inventor： 笹子佳孝 ,  峰邑浩行 ,  小林孝 ,  新谷俊通 ,  半泽悟 ,  木下胜治

IPC: G11C13/00 ,  H01L27/105 ,  H01L45/00

CPC classification number: G11C13/0004 ,  G11C2213/71 ,  G11C2213/72 ,  G11C2213/75 ,  H01L27/2436 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/06 ,  H01L45/1233

Abstract: 本发明的目的在于提高相变存储器的重写传送速率和可靠性。为了达到上述目的，对于串联设置于字线(2)与位线(3)之间、各自具有彼此并联连接的选择元件和存储元件的多个相变存储器单元(SMC或USMC)，在将其全部被设为置位状态之后，将与数据图案相应的一部分单元设为复位状态。或者与其相反地进行设置。

公开(公告)号：CN102959635A

公开(公告)日：2013-03-06

申请号：CN201180030368.7

申请日：2011-08-26

Applicant: 株式会社日立制作所

Inventor： 笹子佳孝 ,  峰邑浩行 ,  小林孝 ,  新谷俊通 ,  半泽悟 ,  木下胜治

IPC: G11C13/00 ,  H01L27/105 ,  H01L45/00

CPC classification number: G11C13/0004 ,  G11C2213/71 ,  G11C2213/72 ,  G11C2213/75 ,  H01L27/2436 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/06 ,  H01L45/1233

Abstract: 本发明的目的在于提高相变存储器的重写传送速率和可靠性。为了达到上述目的，对于串联设置于字线(2)与位线(3)之间、各自具有彼此并联连接的选择元件和存储元件的多个相变存储器单元(SMC或USMC)，在将其全部被设为置位状态之后，将与数据图案相应的一部分单元设为复位状态。或者与其相反地进行设置。

公开(公告)号：CN101336490A

公开(公告)日：2008-12-31

申请号：CN200680052148.3

申请日：2006-02-09

Applicant: 株式会社日立制作所

Inventor： 寺尾元康 ,  黑土健三 ,  竹村理一郎 ,  高浦则克 ,  半泽悟

IPC: H01L49/02 ,  H01L27/10

CPC classification number: H01L27/101 ,  G11C13/0004 ,  G11C13/0011 ,  G11C2213/79 ,  H01L27/0688 ,  H01L27/2436 ,  H01L27/2472 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/142 ,  H01L45/146 ,  H01L45/1625 ,  H01L45/1675

Abstract: 一种半导体器件，在嵌入了塞(35)的绝缘膜(31)上按顺序形成有由第一组成物和第二组成物构成的第二组成物释放区域(45)、由硫属化合物构成的固体电解质区域(46)和上部电极(47)。由第一组成物和第二组成物构成的第二组成物释放区域(45)由圆顶状的电极部分(43)和将电极部分(43)的周围嵌入的绝缘膜(44)构成，在塞(35)上存在着至少1个电极部分(43)。电极部分(43)包括由如氧化钽那样的即使施加电场也仍然稳定的第一组成物构成的第一部分和由如铜或银那样的通过施加电场很容易向固体电解质区域(46)扩散并移动的第二组成物构成的第二部分。通过使从电极部分(43)供给的第二组成物在固体电解质区域(46)中移动来存储信息。

公开(公告)号：CN1992079A

公开(公告)日：2007-07-04

申请号：CN200610126577.2

申请日：2006-08-28

Applicant: 株式会社日立制作所 ,  尔必达存储器股份有限公司

Inventor： 半泽悟 ,  关口知纪 ,  竹村理一郎 ,  秋山悟 ,  梶谷一彦

IPC: G11C11/409 ,  G11C11/4091

CPC classification number: G11C7/1027 ,  G11C7/1012 ,  G11C7/1048 ,  G11C7/1051 ,  G11C7/1066 ,  G11C7/1069 ,  G11C7/1072 ,  G11C7/1078 ,  G11C7/1096 ,  G11C7/12 ,  G11C7/22 ,  G11C11/4076 ,  G11C11/4091 ,  G11C11/4093 ,  G11C11/4094 ,  G11C11/4096 ,  G11C29/028 ,  G11C2207/002

Abstract: 本发明提供一种半导体器件，在包含DRAM等半导体存储器的半导体器件中，实现动作余量的增大和消耗功率的降低。例如，具有由副放大器(SAMP)对从读出放大器阵列(SAA)读出到本地输入输出线(LIO)上的信号进行放大并传送到主输入输出线(MIO)的列系统电路。在各副放大器(SAMP)中，设有例如可以按照读起动信号(RD1、2)设定2种电流的电流控制电路(IC)。读起动信号(RD1、2)，通过时序控制电路的控制，在与突发读出动作的周期数对应的时刻生成。在存储体激活后紧接着的突发读出动作周期中，由(RD1)将电流控制电路(IC)的电流设定得较大，在后续的读出周期中，由(RD2)将电流控制电路(IC)的电流设定得较小。

公开(公告)号：CN1909114A

公开(公告)日：2007-02-07

申请号：CN200610108315.3

申请日：2006-08-01

Applicant: 株式会社日立制作所 ,  尔必达存储器股份有限公司

Inventor： 关口知纪 ,  竹村理一郎 ,  秋山悟 ,  半泽悟 ,  梶谷一彦

IPC: G11C29/44 ,  G11C7/06

CPC classification number: G06F11/1044 ,  G11C2029/0409

Abstract: 本发明提供一种半导体存储器件，该半导体存储器件抑制面积损失，并且小型化时的动作余量大。例如，对于DRAM等的存储阵列(ARY)，采用由64位数据位和9位校验位构成的纠错码方式，使伴随该纠错码方式的纠错码电路(ECC)与读出放大器串(SAA)相邻地配置。在芯片内，除了设置有由这种存储阵列ARY构成的额定存储阵列之外，还设置有与存储阵列(ARY)同样地具有(SAA)及与该(SAA)相邻的(ECC)的冗余存储阵列，解救制造时产生的缺陷。并且，在(ECC)中，在有激活指令时进行纠错，在有预充电指令时进行校验位的存储。

公开(公告)号：CN1906699A

公开(公告)日：2007-01-31

申请号：CN200380110822.5

申请日：2003-11-21

Applicant: 株式会社日立制作所 ,  尔必达存储器股份有限公司

Inventor： 半泽悟 ,  重田淳二 ,  木村绅一郎 ,  阪田健 ,  竹村理一郎 ,  梶谷一彦

IPC: G11C15/04

CPC classification number: G11C15/04 ,  G11C15/043

Abstract: 在由采用了存储电路(STC)和比较电路(CP)的存储单元构成的存储阵列中，将构成比较电路的多个晶体管中的、栅电极连接在检索线上的晶体管的源电极或漏电极的任一个电极与预充电到高电压的匹配线(HMLr)连接。而且，将匹配线判断电路(MDr)配置在预充电到低电压的匹配线(LMLr)上，根据信息的比较结果辨别在该匹配线内产生的比较信号电压。按照这种存储阵列的结构和动作，可以避免匹配线对内的检索线驱动噪声的影响，并以低功率且高速地进行比较动作。因此，能够实现可以用高速进行检索动作的低功率内容可寻址存储器。