公开(公告)号：CN1129356A

公开(公告)日：1996-08-21

申请号：CN95115539.3

申请日：1995-08-10

Applicant: 株式会社日立制作所

Inventor： 大鸟浩 ,  梶谷一彦 ,  宫沢一幸 ,  久保征治 ,  小池淳义 ,  金井史幸

IPC: H01L21/82 ,  H01L21/8242

CPC classification number: H01L27/10844 ,  H01L27/1052

Abstract: 一种制造半导体集成电路器件的方法，包括：将半导体衬底的第二表面部分做成凹槽；在其第一表面部分处制作第一电路区元件，而在第二表面部分处制作第二电路区元件，第一电路区和第二电路区的元件在垂直于半导体衬底表面部分的方向上具有相对小和大的尺寸；制作一隔离膜以覆盖第一和第二电路区，使隔离膜的第一和第二部分间产生高程差；将隔离膜化学机械整平以抑制其高程差；以及在提高了聚焦裕度的情况下，在隔离膜上制作布线导体。

公开(公告)号：CN1051644C

公开(公告)日：2000-04-19

申请号：CN95107632.9

申请日：1995-06-27

Applicant: 株式会社日立制作所

Inventor： 中村正行 ,  宫沢一幸 ,  岩井秀俊

IPC: H01L27/105

CPC classification number: H01L27/105

Abstract: P－型阱区中形成存储器阵列部分，此阵列中的动态存储单元排成矩阵状，给该P－型阱区加以绝对值减小了的反向偏压；最好地适应于更新特性。考虑到高速工作，则给形成外围电路之N－沟道MOSFET的P－阱区加上一个反向偏压，使其绝对值比加给存储器阵列部分P－型阱的偏压绝对值小。考虑到负尖峰信号电压，给形成与外部接线端相连之输入电路或输出电路的N－沟道MOSEFET的P－型阱部分加以绝对值大的反偏压。

公开(公告)号：CN1128902A

公开(公告)日：1996-08-14

申请号：CN95107632.9

申请日：1995-06-27

Applicant: 株式会社日立制作所

Inventor： 中村正行 ,  宫沢一幸 ,  岩井秀俊

IPC: H01L27/105

CPC classification number: H01L27/105

Abstract: P-型阱区中形成存储器阵列部分，此阵列中的动态存储单元排成矩阵状，给该P-型阱区加以绝对值减小了的反向偏压；最好地适应于更新特性。考虑到高速工作，则给形成外围电路之N-沟道MOSFET的P-阱区加上一个反向偏压，使其绝对值比加给存储器阵列部分P-型阱的偏压绝对值小。考虑到负尖峰信号电压，给形成与外部接线端相连之输入电路或输出电路的N-沟道MOSEFET的P-型阱部分加以绝对值大的反偏压。