-
Patent Agency Ranking
公开(公告)号：CN1155004C
公开(公告)日：2004-06-23
申请号：CN96112066.5
申请日：1996-11-08
IPC: G11C11/34
Abstract: 一种在使电路尺寸最小的阵列型集成电路上提供网格式电源和信号总线系统的方法和器件。用于网格系统的通孔设在单元阵列及外围电路内。网格系统的电源和信号总线沿水平和垂直两个方向穿过阵列，使所有的垂直的总线位于一个金属层内，所有的水平的总线位于另一个金属层内。通过实现分级字线结构的改进的子解码电路简化了该方法和器件。
-
公开(公告)号：CN1152173A
公开(公告)日：1997-06-18
申请号：CN96112066.5
申请日：1996-11-08
IPC: G11C11/34
Abstract: 一种在使电路尺寸最小的阵列型集成电路上提供网格式电源和信号总线系统的方法和器件。用于网络系统的通孔设在单元阵列及外围电路内。网格系统的电源和信号总线沿水平和垂直两个方向穿过阵列。使所有的垂直的总线位于一个金属层内，所有的水平的总线位于另一个金属层内。通过实现分级字线结构的改进的子解码电路简化了该方法和器件。
-
公开(公告)号：CN1162866A
公开(公告)日：1997-10-22
申请号：CN97102136.8
申请日：1997-01-23
Abstract: 本发明是用来对读出放大器电路所接收的信号进行过激励的一种方法和设备。为此目的，过激励电路在一定时间内将待读出的信号激励到高于正常电平的电压电平。时间的长度对应于读出放大器电路相对于读出启动电路的位置。当过激励完成时，规范化电路在第二周期中将待读出的信号激励到正常电平，从而使其对下一个存储循环作好准备，以致信号能够再次被设定到所需的预充电电平。
-
公开(公告)号：CN1129356A
公开(公告)日：1996-08-21
申请号：CN95115539.3
申请日：1995-08-10
Applicant: 株式会社日立制作所
IPC: H01L21/82 , H01L21/8242
CPC classification number: H01L27/10844 , H01L27/1052
Abstract: 一种制造半导体集成电路器件的方法，包括：将半导体衬底的第二表面部分做成凹槽；在其第一表面部分处制作第一电路区元件，而在第二表面部分处制作第二电路区元件，第一电路区和第二电路区的元件在垂直于半导体衬底表面部分的方向上具有相对小和大的尺寸；制作一隔离膜以覆盖第一和第二电路区，使隔离膜的第一和第二部分间产生高程差；将隔离膜化学机械整平以抑制其高程差；以及在提高了聚焦裕度的情况下，在隔离膜上制作布线导体。
-
公开(公告)号：CN1092898A
公开(公告)日：1994-09-28
申请号：CN94100573.9
申请日：1994-01-24
Applicant: 株式会社日立制作所
IPC: G11C21/00 , H01L27/108
CPC classification number: G11C11/4097 , G11C11/4091
Abstract: 一种采用对成对MOSFET特性偏差进行补偿的读出放大器的动态RAM，位线的寄生电容至少是存储单元的电容的20倍。每根位线被开关MOSFET分成两部分，需要时可以断开。电路中提供了许多组存储器矩阵，每一组包括一个开关MOSFET，用于互连与读出放大器相连的公共源极线，因此在它们之间可以对公共源极线进行循环充电。
-
-
-
-
Search Results
5
records
(took 0.015 seconds)
