Patent search ap:("恩益禧电子股份有限公司" OR "日本电气株式会社") AND inv:"川野连也" Page 1

1.

发明公开
半导体装置及其制造方法失效转让

公开(公告)号：CN101536181A

公开(公告)日：2009-09-16

申请号：CN200780041277.7

申请日：2007-10-09

Applicant: 日本电气株式会社 , 恩益禧电子股份有限公司

Inventor： 菊池克 , 山道新太郎 , 村井秀哉 , 前田胜美 , 船矢琢央 , 森健太郎 , 前田武彦 , 川野连也 , 萱岛祐治

IPC: H01L23/12

CPC classification number: H01L23/5389 , H01L24/19 , H01L2223/54486 , H01L2224/04105 , H01L2224/20 , H01L2224/24227 , H01L2224/73267 , H01L2224/76155 , H01L2224/82102 , H01L2224/92 , H01L2224/92244 , H01L2924/01012 , H01L2924/01015 , H01L2924/0102 , H01L2924/01027 , H01L2924/01029 , H01L2924/0104 , H01L2924/01042 , H01L2924/01046 , H01L2924/01057 , H01L2924/01073 , H01L2924/01078 , H01L2924/01079 , H01L2924/09701 , H01L2924/12044 , H01L2924/14 , H01L2924/15153 , H01L2924/1517 , H01L2924/15174 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2224/83 , H01L2224/82

Abstract: 一种半导体装置，包括：金属框架，其包括贯通的开口；半导体芯片，其设置在开口中；绝缘层，其设置在金属框架的上表面上，以覆盖上表面，所述上表面是半导体芯片的电路形成表面；布线层，其通过绝缘材料只设置在金属框架的上表面侧，并且电连接到半导体芯片的电路；通孔导体，其用于在将半导体芯片的电路和布线层电连接；以及树脂层，其设置在金属框架的下表面上。

2.

发明授权
半导体器件及其制造方法有权转让

公开(公告)号：CN100541791C

公开(公告)日：2009-09-16

申请号：CN200710101059.X

申请日：2007-04-26

Applicant: 恩益禧电子股份有限公司 , 日本电气株式会社

Inventor： 副岛康志 , 栗田洋一郎 , 川野连也 , 山道新太郎 , 菊池克

IPC: H01L25/00 , H01L23/488 , H01L21/60

CPC classification number: H01L21/563 , H01L21/6835 , H01L24/81 , H01L25/0657 , H01L2221/68345 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/1147 , H01L2224/131 , H01L2224/16225 , H01L2224/16235 , H01L2224/32225 , H01L2224/73203 , H01L2224/73204 , H01L2224/8121 , H01L2224/81815 , H01L2225/06572 , H01L2225/06586 , H01L2924/00013 , H01L2924/00014 , H01L2924/01021 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/15311 , H01L2924/014 , H01L2224/13099 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556

Abstract: 第一电子电路组件以及第二电子电路组件分别通过第一焊料以及第二焊料电连接到导电部件。导电部件形成在树脂膜中。导电部件被配置为包括第二扩散阻挡金属膜。第二扩散阻挡金属膜防止第二焊料的扩散。在导电部件以及第一焊料之间配置第一扩散阻挡金属膜。第一扩散阻挡金属膜防止第一焊料的扩散。在树脂膜的第一表面上以及在导电部件上，形成粘合金属膜使其与树脂膜以及导电部件相接触。与第一焊料以及第一扩散阻挡金属膜的任何一个相比，粘合金属膜与树脂膜的粘合性更强。

3.

发明公开
半导体装置及其制造方法无效

公开(公告)号：CN101355064A

公开(公告)日：2009-01-28

申请号：CN200810134324.9

申请日：2008-07-24

Applicant: 日本电气株式会社 , 恩益禧电子股份有限公司

Inventor： 村井秀哉 , 森健太郎 , 山道新太郎 , 川野连也 , 前田武彦 , 副岛康志

IPC: H01L23/48 , H01L23/544 , H01L21/50 , H01L21/60

CPC classification number: H01L23/544 , H01L23/5389 , H01L24/19 , H01L2223/54426 , H01L2223/5448 , H01L2224/04105 , H01L2224/20 , H01L2224/211 , H01L2924/01005 , H01L2924/01006 , H01L2924/01011 , H01L2924/01013 , H01L2924/01018 , H01L2924/01019 , H01L2924/0102 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0106 , H01L2924/01078 , H01L2924/01079 , H01L2924/01087 , H01L2924/14 , Y10T29/49146

Abstract: 本发明提供一种通路的位置精度高，高成品率，可靠性出色的半导体芯片内置于绝缘层等中的半导体装置及其制造方法。其具有：其上形成了外部连接用焊盘(23)和通路形成用的定位记号(22)的半导体芯片(20)；具有多个通路(14)的以非感光性树脂为成分的绝缘层(12)；以及通过通路(14)而与外部连接用焊盘(23)电连接并且至少有一部分在绝缘层(12)上面形成的布线(15)。绝缘层(12)在定位记号(23)上面的部分上形成了凹部(13)。凹部(13)的底面只是绝缘层(12)。

4.

发明公开
半导体装置及其制造方法失效转让

公开(公告)号：CN101388373A

公开(公告)日：2009-03-18

申请号：CN200810160807.6

申请日：2008-09-16

Applicant: 日本电气株式会社 , 恩益禧电子股份有限公司

Inventor： 菊池克 , 山道新太郎 , 川野连也 , 副岛康志

IPC: H01L23/485 , H01L21/60

CPC classification number: H01L23/5283 , H01L23/53223 , H01L23/53238 , H01L23/5329 , H01L24/05 , H01L2924/00013 , H01L2924/01019 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/12044 , H01L2924/13091 , H01L2924/14 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H01L2224/29099 , H01L2924/00

Abstract: 一种确保微小通路下的连接可靠性的可靠性高的半导体装置及其制造方法，半导体装置具备：半导体基板(11)；配置在半导体基板(11)上，并且具有至少1个以上的第1布线层、至少1个以上的第1绝缘层及第1通路的第1布线构造体(12)；配置在第1布线构造体(12)上，并且具有至少1个以上的第2布线层(15)、至少1个以上的第2绝缘层(14)、第2通路(16)及第3通路(19)的第2布线构造体(17)；以及设置在第2布线构造体(17)上的外部端子(18)，其中，与第2布线构造体(17)的第2布线层(15)和外部端子(图1的18)接合的第2通路(16)在外部端子(18)侧的端部配置了接合界面(16a)。

5.

发明公开
半导体器件及其制造方法失效转让

公开(公告)号：CN101320716A

公开(公告)日：2008-12-10

申请号：CN200810125539.4

申请日：2008-06-10

Applicant: 日本电气株式会社 , 恩益禧电子股份有限公司

Inventor： 森健太郎 , 山道新太郎 , 村井秀哉 , 船矢琢央 , 川野连也 , 前田武彦 , 副岛康志

IPC: H01L23/48 , H01L21/50 , H01L21/58 , H01L21/60 , H01L21/68

CPC classification number: H01L21/6835 , H01L23/5389 , H01L23/544 , H01L24/19 , H01L24/24 , H01L2221/68345 , H01L2223/5442 , H01L2223/54426 , H01L2223/54473 , H01L2223/54486 , H01L2224/04105 , H01L2224/24226 , H01L2224/32225 , H01L2224/73267 , H01L2224/82039 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01038 , H01L2924/0104 , H01L2924/01041 , H01L2924/01046 , H01L2924/01047 , H01L2924/01056 , H01L2924/01057 , H01L2924/01073 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/09701 , H01L2924/12044 , H01L2924/15174 , H01L2924/15788 , H01L2924/181 , H01L2924/18162 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/3011 , Y10S438/977 , H01L2924/00

Abstract: 在设置有定位标记的支撑基板上定位透明基板，并提供剥离材料。然后，定位半导体元件使得电极端子面朝上，且之后去除支撑基板。在剥离材料上形成绝缘树脂以覆盖半导体元件；且之后形成通孔、布线层、绝缘层、外部端子和阻焊剂。然后，通过使用剥离材料，从半导体器件上剥离透明基板。因而，能够高精度地安装芯片，在制造过程中在基底上安装芯片期间不需要提供定位标记，并且能够容易地去除基底。结果，能够以低成本制造具有高密度和薄外形的半导体器件。

6.

发明公开
半导体器件及其制造方法有权转让

公开(公告)号：CN101127347A

公开(公告)日：2008-02-20

申请号：CN200710101059.X

申请日：2007-04-26

Applicant: 恩益禧电子股份有限公司 , 日本电气株式会社

Inventor： 副岛康志 , 栗田洋一郎 , 川野连也 , 山道新太郎 , 菊池克

IPC: H01L25/00 , H01L23/488 , H01L21/60

CPC classification number: H01L21/563 , H01L21/6835 , H01L24/81 , H01L25/0657 , H01L2221/68345 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/1147 , H01L2224/131 , H01L2224/16225 , H01L2224/16235 , H01L2224/32225 , H01L2224/73203 , H01L2224/73204 , H01L2224/8121 , H01L2224/81815 , H01L2225/06572 , H01L2225/06586 , H01L2924/00013 , H01L2924/00014 , H01L2924/01021 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/15311 , H01L2924/014 , H01L2224/13099 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556

Abstract: 第一电子电路组件以及第二电子电路组件分别通过第一焊料以及第二焊料电连接到导电部件。导电部件形成在树脂膜中。导电部件被配置为包括第二扩散阻挡金属膜。第二扩散阻挡金属膜防止第二焊料的扩散。在导电部件以及第一焊料之间配置第一扩散阻挡金属膜。第一扩散阻挡金属膜防止第一焊料的扩散。在树脂膜的第一表面上以及在导电部件上，形成粘合金属膜使其与树脂膜以及导电部件相接触。与第一焊料以及第一扩散阻挡金属膜的任何一个相比，粘合金属膜具有与树脂膜的更强的粘合性。

7.

发明授权
半导体器件失效转让

公开(公告)号：CN100481446C

公开(公告)日：2009-04-22

申请号：CN200510054810.6

申请日：2005-03-18

Applicant: 恩益禧电子股份有限公司

Inventor： 川野连也

IPC: H01L25/065 , H01L25/07 , H01L25/18 , H01L23/48 , H01L23/50 , H01L21/60 , H01L21/00

CPC classification number: H01L23/3128 , H01L23/481 , H01L24/45 , H01L24/48 , H01L25/0657 , H01L2224/05001 , H01L2224/05026 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/13025 , H01L2224/16145 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2225/0651 , H01L2225/06513 , H01L2225/06541 , H01L2225/06555 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/15311 , H01L2924/19041 , H01L2224/05099

Abstract: 一种半导体器件，该半导体器件以利用凸点键合将逻辑芯片的焊盘部分连接到半导体芯片的元件区的这种方法构成，因为电信号的传输延迟被抑制，所以该半导体器件能够实现元件的高速操作性能。逻辑芯片直接连接到DRAM，因此，可以抑制由互连引起的负载电容的增加，以及通过多管脚连接保证宽的总线宽度。结果，在抑制从逻辑芯片至DRAM的信息传输延迟时，可以增强半导体器件的性能。