-
公开(公告)号：CN100378988C
公开(公告)日：2008-04-02
申请号：CN200410054930.1
申请日：2004-07-21
Applicant: 富士通株式会社
IPC: H01L23/525 , H01L21/768 , H01L21/82
CPC classification number: H01L27/10 , H01L23/3192 , H01L23/5258 , H01L23/564 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件包括一层间绝缘膜(18)，其形成在衬底(10)上；一熔丝(26)，其埋置在层间绝缘膜(18)中以及一覆盖膜(30)，其形成在层间绝缘膜(18)上并且其中形成有向下至熔丝(26)的开口。形成的层间绝缘膜(18)与开口中的熔丝(26)的侧壁接触，由此熔丝(26)由层间绝缘膜(18)支撑，从而防止图形倒塌和图形散开。可以防止熔丝的大范围散开，并且可以小间距设置熔丝。
-
公开(公告)号：CN1499627A
公开(公告)日：2004-05-26
申请号：CN200310102360.4
申请日：2003-10-27
Applicant: 富士通株式会社
IPC: H01L23/525 , H01L27/06
CPC classification number: H01L21/76224 , H01L23/5258 , H01L23/585 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件，具有：具有主表面的半导体衬底；在所述主表面上方形成的熔丝电路，所述熔丝电路具有熔丝元件，每个所述熔丝元件具有预定断裂点；第一槽隔离区，其在所述半导体衬底的表面层上在所述熔丝电路的下方形成；以及多个伪有源区，其穿过所述第一槽隔离区在除了围绕所述预定断裂点的预定区域以外的区域形成。虽然在熔丝电路中还形成伪结构，但是本发明防止了断裂余量被降低，并且避免了衬底毁坏，同时保证了表面平坦度和线宽的可控制性。
-
-
-
公开(公告)号：CN1445848A
公开(公告)日：2003-10-01
申请号：CN03119849.X
申请日：2003-03-04
Applicant: 富士通株式会社
IPC: H01L23/52 , H01L21/768 , H01L21/28 , H01L21/027
Abstract: 提供一个主壁面部分以包围集成电路部分。“L”形状的副壁面部分被提供在主壁面部分和集成电路部分的每个边角之间。因此，即使由于热处理等原因导致应力集中，该应力被分散到主壁面部分和副壁面部分中，从而与现有技术相比不容易出现层面之间的剥离和裂缝。另外，即使在边角处出现裂缝等情况，则当主壁面部分和副壁面部分相互接合时，来自外部的潮气也不容易进入该集成电路部分。因此，可以保证极高的防潮性。
-
Patent Agency Ranking
公开(公告)号：CN1329982C
公开(公告)日：2007-08-01
申请号：CN03119849.X
申请日：2003-03-04
Applicant: 富士通株式会社
IPC: H01L23/52 , H01L21/768 , H01L21/28 , H01L21/027
Abstract: 提供一个主壁面部分以包围集成电路部分。“L”形状的副壁面部分被提供在主壁面部分和集成电路部分的每个边角之间。因此，即使由于热处理等原因导致应力集中，该应力被分散到主壁面部分和副壁面部分中，从而与现有技术相比不容易出现层面之间的剥离和裂缝。另外，即使在边角处出现裂缝等情况，则当主壁面部分和副壁面部分相互接合时，来自外部的潮气也不容易进入该集成电路部分。因此，可以保证极高的防潮性。
-
公开(公告)号：CN1929125A
公开(公告)日：2007-03-14
申请号：CN200610008517.0
申请日：2006-02-16
Applicant: 富士通株式会社
IPC: H01L23/525 , H01L21/768
Abstract: 一种保险丝包括：包含硅层的互连部分(14)；连接至该互连部分(14)的一端的接触部分(20b)；以及连接至该互连部分(14)的另一端并包含金属材料的接触部分(20a)。电流从接触部分(20b)流向接触部分(20a)，以使接触部分(20a)的金属材料迁移至该硅层，从而改变互连部分(14)与接触部分(20a)之间的接触电阻。
-
公开(公告)号：CN1290188C
公开(公告)日：2006-12-13
申请号：CN200310102360.4
申请日：2003-10-27
Applicant: 富士通株式会社
IPC: H01L23/525 , H01L27/06
CPC classification number: H01L21/76224 , H01L23/5258 , H01L23/585 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件，具有：具有主表面的半导体衬底；在所述主表面上方形成的熔丝电路，所述熔丝电路具有熔丝元件，每个所述熔丝元件具有预定断裂点；第一槽隔离区，其在所述半导体衬底的表面层上在所述熔丝电路的下方形成；以及多个伪有源区，其穿过所述第一槽隔离区在除了围绕所述预定断裂点的预定区域以外的区域形成。虽然在熔丝电路中还形成伪结构，但是本发明防止了断裂余量被降低，并且避免了衬底毁坏，同时保证了表面平坦度和线宽的可控制性。
-
公开(公告)号：CN1800972A
公开(公告)日：2006-07-12
申请号：CN200510128564.4
申请日：2003-03-04
Applicant: 富士通株式会社
Abstract: 提供一种相移掩膜，其中包括：形成在透明基片上的相移膜；以及形成在该透明基片的划线区域中的遮光膜的相移掩膜，其中由所述划线区域所包围的区域包括要形成集成电路部分的集成电路区域，以及要形成在所述集成电路部分的外围的外围边缘部分的外围边缘区域，以及所述遮光膜至少形成在一部分所述外围边缘区域和所述集成电路区域中。该相移掩膜用于制造具有防潮性能的半导体器件。
-
公开(公告)号：CN1645607A
公开(公告)日：2005-07-27
申请号：CN200410054930.1
申请日：2004-07-21
Applicant: 富士通株式会社
IPC: H01L23/525 , H01L21/768 , H01L21/82
CPC classification number: H01L27/10 , H01L23/3192 , H01L23/5258 , H01L23/564 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件包括一层间绝缘膜18，其形成在衬底10上；一熔丝26，其埋置在层间绝缘膜18中以及一覆盖膜30，其形成在层间绝缘膜18上并且其中形成有向下至熔丝26的开口。形成的层间绝缘膜18与开口中的熔丝26的侧壁接触，由此熔丝26由层间绝缘膜18支撑，从而防止图形倒塌和图形散开。可以防止熔丝的大范围散开，并且可以小间距设置熔丝。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.019 seconds)
