公开(公告)号：CN100421242C

公开(公告)日：2008-09-24

申请号：CN200510125362.4

申请日：2005-11-16

Applicant: 富士通株式会社

Inventor： 松冈由博 ,  今村和之 ,  大岛政男 ,  铃木贵志 ,  泽田丰治

IPC: H01L23/485

Abstract: 本发明提供一种半导体器件，其中布线层设置在半导体衬底上并沿着预设方向延伸。外接电极端子通过多个柱状导体设置在布线层上。柱状导体位于外接电极端子下方。柱状导体的排列密度沿着布线层的延伸方向而改变。

公开(公告)号：CN1893046A

公开(公告)日：2007-01-10

申请号：CN200510125362.4

申请日：2005-11-16

Applicant: 富士通株式会社

Inventor： 松冈由博 ,  今村和之 ,  大岛政男 ,  铃木贵志 ,  泽田丰治

IPC: H01L23/485

Abstract: 本发明提供一种半导体器件，其中布线层设置在半导体衬底上并沿着预设方向延伸。外接电极端子通过多个柱状导体设置在布线层上。柱状导体位于外接电极端子下方。柱状导体的排列密度沿着布线层的延伸方向而改变。