-
公开(公告)号：CN1290188C
公开(公告)日：2006-12-13
申请号：CN200310102360.4
申请日：2003-10-27
Applicant: 富士通株式会社
IPC: H01L23/525 , H01L27/06
CPC classification number: H01L21/76224 , H01L23/5258 , H01L23/585 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件，具有：具有主表面的半导体衬底；在所述主表面上方形成的熔丝电路，所述熔丝电路具有熔丝元件，每个所述熔丝元件具有预定断裂点；第一槽隔离区，其在所述半导体衬底的表面层上在所述熔丝电路的下方形成；以及多个伪有源区，其穿过所述第一槽隔离区在除了围绕所述预定断裂点的预定区域以外的区域形成。虽然在熔丝电路中还形成伪结构，但是本发明防止了断裂余量被降低，并且避免了衬底毁坏，同时保证了表面平坦度和线宽的可控制性。
-
公开(公告)号：CN1280903C
公开(公告)日：2006-10-18
申请号：CN200310102359.1
申请日：2003-10-27
Applicant: 富士通株式会社
Inventor： 南条亮太
CPC classification number: H01L21/76895 , H01L21/31053 , H01L21/76229 , H01L21/7684 , H01L21/823437 , H01L21/823475 , H01L23/522 , H01L27/0207 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体器件，具有：具有界定了多个有源区的隔离区的半导体衬底；形成于各个有源区之上、构成半导体元件的栅电极；覆盖该栅电极的级间绝缘体；穿过所述级间绝缘体而形成并电连接到所述半导体元件上的局部互连；穿过所述级间绝缘体而形成并与所述局部互连电气上分隔的伪局部互连；和下级伪结构，每个所述下级伪结构都包括伪有源区、伪有源区和形成于其上的伪栅电极所构成的层叠的伪结构以及形成在所述隔离区上的伪栅电极中的一个，其中每一个所述伪局部互连都不连接到两个或更多下级伪结构上。
-
公开(公告)号：CN1499627A
公开(公告)日：2004-05-26
申请号：CN200310102360.4
申请日：2003-10-27
Applicant: 富士通株式会社
IPC: H01L23/525 , H01L27/06
CPC classification number: H01L21/76224 , H01L23/5258 , H01L23/585 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件，具有：具有主表面的半导体衬底；在所述主表面上方形成的熔丝电路，所述熔丝电路具有熔丝元件，每个所述熔丝元件具有预定断裂点；第一槽隔离区，其在所述半导体衬底的表面层上在所述熔丝电路的下方形成；以及多个伪有源区，其穿过所述第一槽隔离区在除了围绕所述预定断裂点的预定区域以外的区域形成。虽然在熔丝电路中还形成伪结构，但是本发明防止了断裂余量被降低，并且避免了衬底毁坏，同时保证了表面平坦度和线宽的可控制性。
-
公开(公告)号：CN1499624A
公开(公告)日：2004-05-26
申请号：CN200310102359.1
申请日：2003-10-27
Applicant: 富士通株式会社
Inventor： 南条亮太
CPC classification number: H01L21/76895 , H01L21/31053 , H01L21/76229 , H01L21/7684 , H01L21/823437 , H01L21/823475 , H01L23/522 , H01L27/0207 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体器件，具有：具有界定了多个有源区的隔离区的半导体衬底；形成于各个有源区之上、构成半导体元件的栅电极；覆盖该栅电极的级间绝缘体；穿过所述级间绝缘体而形成并电连接到所述半导体元件上的局部互连；穿过所述级间绝缘体而形成并与所述局部互连电气上分隔的伪局部互连和下级伪结构，每个所述下级伪结构都包括伪有源区、伪有源区和形成于其上的伪栅电极所构成的层叠的伪结构以及形成在所述隔离区上的伪栅电极中的一个，其中每一个所述伪局部互连都不连接到两个或更多下级伪结构上。
-
-
-
Search Results
4
records
(took 0.016 seconds)
