-
公开(公告)号:CN119585844A
公开(公告)日:2025-03-07
申请号:CN202380055329.5
申请日:2023-07-17
Applicant: 国际商业机器公司
IPC: H01L21/033 , H01L21/768
Abstract: 提供了一种形成用于在间距加倍工艺中使用的芯轴的方法,其中金属硬掩模被插入在芯轴材料层和软掩模之间。金属硬掩模的插入允许更容易地将图案转印到芯轴材料层中,并且避免了在多图案化步骤期间遇到的许多问题。金属硬掩模的插入形成方形芯轴,该方形芯轴由于抗蚀刻的耐久性和湿剥离金属硬掩模的能力而具有平坦顶部。可以在图案转印到下面的芯轴材料层之前调整金属硬掩模,以提供比不执行这种调整的图案更小或更大的硬掩模图案。该方法还可用于保护选择性至关重要的下游非芯轴工艺。
-
-
-
公开(公告)号:CN104321765A
公开(公告)日:2015-01-28
申请号:CN201380027088.X
申请日:2013-04-30
Applicant: 国际商业机器公司
IPC: G06F17/27
CPC classification number: G06N5/02
Abstract: 构建运行时对话可以包括:从用户接收针对初始问题的初始回答;基于初始回答创建会话线程的状态;由处理器基于会话线程的更新后的状态自动地选择要询问的下一个问题;将下一个问题呈现给用户;接收针对下一个问题的下一个回答;基于下一个回答更新会话线程的状态;以及重复选择、呈现、接收和更新,直到标准得到满足。
-
公开(公告)号:CN102906880A
公开(公告)日:2013-01-30
申请号:CN201180023991.X
申请日:2011-06-10
Applicant: 国际商业机器公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66636 , H01L21/823807 , H01L21/823814 , H01L29/165 , H01L29/665 , H01L29/6656 , H01L29/6659 , H01L29/7834 , H01L29/7848
Abstract: 公开了其中具有嵌入应力源元件的半导体结构。公开的结构包括位于半导体衬底(12)的上表面上的至少一个FET栅极叠层(18)。至少一个FET栅极叠层包括源极和漏极扩展区域(28),其位于半导体衬底中在至少一个栅极叠层的足印处。在源极和漏极扩展区域(28)之间并在下方的至少一个FET栅极叠层(18)之下还存在器件沟道(40)。该结构还包括嵌入应力源元件(33),位于至少一个FET栅极叠层的相对侧上并且在半导体衬底中。每个嵌入应力源元件都包括,从底部到顶部,具有不同于半导体衬底的晶格常数的晶格常数并且在器件沟道中施加应变的第一外延掺杂半导体材料的第一层(35)、位于第一层的顶上的第二外延掺杂半导体材料的第二层(36)以及位于第二层的上表面的掺杂剂的Δ单层。该结构还包括直接位于Δ单层(37)的上表面上的金属半导体合金接触(45)。
-
公开(公告)号:CN102388453A
公开(公告)日:2012-03-21
申请号:CN201080015983.6
申请日:2010-03-18
Applicant: 国际商业机器公司
IPC: H01L23/60 , H01L21/336
CPC classification number: H01L27/0274 , H01L2924/0002 , H01L2924/00
Abstract: 公开一种容限及故障安全设计的健全的ESD保护电路、方法与设计结构。电路(200)包括中间结控制电路(250),其在ESD事件期间截断堆叠NFET静电放电(ESD)保护电路(焊盘215、接地220、顶部NFET 225、底部NFET 230、顶部电阻235、与底部电阻240)的顶部NFET(225)。
-
公开(公告)号:CN101681909A
公开(公告)日:2010-03-24
申请号:CN200880015957.6
申请日:2008-06-10
Applicant: 国际商业机器公司
IPC: H01L27/02 , H01L29/74 , H01L21/762
CPC classification number: H01L27/0262
Abstract: 本发明公开了一种绝缘体上硅(SOI)集成电路(IC)芯片,其具有诸如垂直可控硅整流器(SCR)、垂直双极晶体管、垂直电容器、电阻器和/或垂直夹止电阻器等的器件,以及制造所述器件的方法。这些器件形成在籽晶孔中,该籽晶孔穿过SOI表面层和绝缘体层而到达衬底。穿过籽晶孔在衬底中形成掩埋扩散区(例如,N型)。掺杂的外延层被形成在该掩埋扩散区上并包括多个掺杂层,例如,P型层和N型层。多晶硅(例如,P型)被形成在该掺杂的外延层上。在接触衬里中形成到该掩埋扩散区的接触。
-
公开(公告)号:CN100458777C
公开(公告)日:2009-02-04
申请号:CN200510069366.5
申请日:2005-05-13
Applicant: 国际商业机器公司
IPC: G06F17/30
Abstract: 本发明的系统、方法和计算机程序产品将搜索、数据挖掘、协作过滤、用户评级和引荐映射领域中的技术组合为一种用于面向任务或事务的基于web的系统的智能的基于web的帮助的系统。该系统利用基于元数据和web服务的面向服务的体系结构来定位、分类和提供相关的下下文敏感的帮助,包括当基于web的系统或应用首次被开发时还不可获得的发现帮助。作为本发明系统的一部分,还提供了用于提供集成信息分类的系统,该系统组合自动、半自动和人工生成的分类,并将它们应用于帮助系统。本发明的这个方面可应用于网站的在线自助系统和软件应用以及顾客、供应商和雇员帮助桌面的领域。
-
公开(公告)号:CN107851564A
公开(公告)日:2018-03-27
申请号:CN201680042427.5
申请日:2016-03-24
IPC: H01L21/302 , H01L21/768 , H01L21/027 , H01L21/3065 , H01L21/31 , H01L23/522
CPC classification number: H01L21/31116 , H01L21/76802 , H01L21/76816 , H01L21/76877 , H01L23/528 , H01L23/5329
Abstract: 在一个实施例中,一种用于互连制造的氢氟烃气体辅助的等离子体蚀刻方法包括提供介电材料层以及通过施加侵蚀性介质蚀刻气体和聚合蚀刻气体的混合物到介电材料层以在介电材料层中蚀刻沟槽。在另一个实施例中,集成电路包括多个半导体器件和连接该多个半导体器件的多条导线。多条导线的间距约为二十八纳米。
-
公开(公告)号:CN102855538B
公开(公告)日:2015-09-30
申请号:CN201210203718.1
申请日:2012-06-15
Applicant: 国际商业机器公司
IPC: G06F21/62
CPC classification number: G06F21/629
Abstract: 本发明的实施方式涉及在软件即服务平台中用于动态应用适配的方法和系统。具体地,公开了在软件即服务平台中的动态应用适配,在一个方面,其可以接收与在具有共享数据管理和已部署的多个应用的软件即服务平台中的发布的共享数据管理数据对象相关联的访问许可;基于所接收的访问许可,查找与部署在软件即服务平台上的应用的一个或者多个特征相关联的一个或者多个规则;以及基于所述一个或者多个规则,对与所述多个应用相关联的所述一个或者多个特征进行激活或者解激活。
-
-
-
-
-
-
-
-
-