公开(公告)号：CN118173561A

公开(公告)日：2024-06-11

申请号：CN202410084681.8

申请日：2024-01-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈冠宇 ,  林俊言 ,  洪昕扬 ,  黄敬余 ,  林威呈 ,  曾健庭 ,  吴亭昀 ,  何韦德 ,  廖思雅

IPC: H01L27/092 ,  H01L21/8238 ,  H01L23/48

Abstract: 方法包括：形成包括交替设置的伪层和半导体层的多层堆叠件；以及在多层堆叠件的侧壁和顶面上形成多个伪栅极堆叠件。多个伪栅极堆叠件中的两个彼此紧邻，并且在它们之间具有间隔。在多层堆叠件中形成第一源极/漏极区域和第二源极/漏极区域，第二源极/漏极区域与第一源极/漏极区域重叠。方法还包括：用多个替换栅极堆叠件替换多个伪栅极堆叠件；用第一介电隔离区域替换多个替换栅极堆叠件中的第一个；在间隔中形成深接触插塞；在深接触插塞上方形成前侧通孔；以及在深接触插塞下方形成背侧通孔，其中，前侧通孔通过深接触插塞电连接至背侧通孔。本申请的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN117276279A

公开(公告)日：2023-12-22

申请号：CN202311112733.X

申请日：2023-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 尤韦翔 ,  何韦德 ,  洪昕扬 ,  林孟佑 ,  黄祥鸿 ,  郑存甫 ,  胡宽侃 ,  陈思桦 ,  吴亭昀 ,  曾威程 ,  林威呈 ,  王振印 ,  黄瑞乾 ,  廖思雅

IPC: H01L27/092 ,  H01L21/8238 ,  H01L23/538

Abstract: 本发明的实施例提供了一种形成半导体器件的方法，包括：形成第一晶体管和堆叠在第一晶体管上的第二晶体管；形成与第一晶体管和第二晶体管相邻的第一开口；在第一开口中形成栅极隔离层；在栅极隔离层上形成导电层，导电层位于第一开口中；在导电层中形成切口区域；在切口区域中的导电层上形成介电层；形成与第二晶体管和导电层接触的前侧源极/漏极接触件；以及形成与第一晶体管和导电层接触的背侧源极/漏极接触件。本发明的实施例还提供了半导体器件。

公开(公告)号：CN118315387A

公开(公告)日：2024-07-09

申请号：CN202410300679.X

申请日：2024-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王书玮 ,  洪昕扬 ,  尤韦翔 ,  黄瑞乾 ,  廖思雅

IPC: H01L27/092 ,  H01L21/8238

Abstract: 提供了半导体结构及其形成方法。根据本公开实施例的半导体结构包括：衬底；第一半导体层，位于衬底上方；第二半导体层，位于第一半导体层上方，并且包括夹置在第一源极/漏极区域和第二源极/漏极区域之间的沟道区域；第一多个纳米结构，设置在沟道区域上方；第一泄漏阻挡层，位于第一源极/漏极区域上方；第二泄漏阻挡层，位于第二源极/漏极区域上方；介电层，位于第一泄漏阻挡层上；第一源极/漏极部件，位于介电层上并且与第一多个纳米结构的第一侧壁接触；以及第二源极/漏极部件，设置在第二泄漏阻挡层上并且与第一多个纳米结构的第二侧壁接触。第一泄漏阻挡层和第二泄漏阻挡层包括未掺杂的半导体材料。

公开(公告)号：CN115841983A

公开(公告)日：2023-03-24

申请号：CN202211027983.9

申请日：2022-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪昕扬 ,  戴玮萱 ,  江宗育 ,  陈隆

IPC: H01L21/762 ,  H01L21/027 ,  H01L21/308 ,  H10B10/10 ,  H01L29/08

Abstract: 根据本申请的实施例，提供了半导体结构及其形成方法。根据本公开的半导体结构包括：衬底，包括第一区域和与第一区域相邻的第二区域；第一鳍，设置在第一区域上方；第二鳍，设置在第二区域上方；第一源极/漏极部件，设置在第一鳍上方；第二源极/漏极部件，设置在第二鳍上方；以及隔离结构，设置在第一鳍和第二鳍之间。隔离结构具有突出在隔离结构的其余部分之上的突起部件，并且突起部件设置在第一鳍和第二鳍之间。