公开(公告)号：CN119545775A

公开(公告)日：2025-02-28

申请号：CN202411177435.3

申请日：2024-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱宗凯 ,  吴亭昀 ,  王振印 ,  廖思雅

IPC: H10B10/00 ,  H10D84/85 ,  H10D84/03

Abstract: 本申请的实施例提供了存储器器件及其形成方法。在一个实施例中，一种半导体器件包括：第一晶体管，包括第一栅极结构；第二晶体管，包括第二栅极结构，第二栅极结构设置在第一栅极结构之上并且耦合到第一栅极结构；第三栅极结构；第四栅极结构，第四栅极结构设置在第三栅极结构之上并且耦合到第三栅极结构；栅极隔离区，位于第一栅极结构和第三栅极结构之间，栅极隔离区设置在第二栅极结构和第四栅极结构之间；以及交叉耦合接触件，在栅极隔离区、第一栅极结构和第三栅极结构下方延伸，交叉耦合接触件耦合到第一栅极结构。

公开(公告)号：CN116631474A

公开(公告)日：2023-08-22

申请号：CN202310460694.6

申请日：2023-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王振印 ,  廖思雅 ,  黄瑞乾

IPC: G11C11/417

Abstract: 一种集成电路，包括多个SRAM单元。每个SRAM单元包括第一反相器，第一反相器具有垂直堆叠在第一有源区中的第一N型晶体管和第一P型晶体管。SRAM单元包括与第一反相器交叉耦接的第二反相器，并且第二反相器包括垂直堆叠在第二有源区中的第二N型晶体管和第二P型晶体管。SRAM单元包括将第一反相器的输出端电连接到第二反相器的输入端的对接接触件。对接接触件至少部分地位于第一有源区域内。本申请的实施例还公开了一种形成集成电路的方法。

公开(公告)号：CN116435305A

公开(公告)日：2023-07-14

申请号：CN202310185373.X

申请日：2023-03-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林孟佑 ,  王薏涵 ,  郑存甫 ,  王振印 ,  廖翊博 ,  廖思雅

IPC: H01L27/092 ,  H01L21/8238 ,  B82Y10/00

Abstract: 一种集成电路包括互补场效应晶体管(CFET)。CFET包括第一晶体管，该第一晶体管具有对应于第一晶体管的沟道区域的第一半导体纳米结构和围绕第一半导体纳米结构的第一栅极金属。CFET包括第二晶体管，该第二晶体管包括位于第一半导体纳米结构之上的第二半导体纳米结构和围绕第二半导体纳米结构的第二栅极金属。CFET包括位于第一半导体纳米结构和第二半导体纳米结构之间的隔离结构。本发明的实施例还提供了形成集成电路的方法。

公开(公告)号：CN118197376A

公开(公告)日：2024-06-14

申请号：CN202410189456.0

申请日：2024-02-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 尤韦翔 ,  廖思雅 ,  王振印

IPC: G11C11/412 ,  G11C11/413

Abstract: 本申请的实施例公开了SRAM单元、存储器中计算器件和操作基于SRAM的电路的方法。SRAM单元包括交叉耦合到第二反相器的第一反相器。第一反相器包括第一上拉晶体管和第一下拉晶体管，其具有限定第一储存节点的耦合漏极。SRAM单元还包括第一N型通过门晶体管，其具有耦合到写入位线的第一漏极、耦合到第一储存节点的第一源极以及耦合到第一写入字线的第一栅极。SRAM单元还包括第一P型通过门晶体管，其具有耦合到写入位线的第二漏极和耦合到第一储存节点的第二源极。SRAM单元还包括P型晶体管，该P型晶体管具有耦合到第一P型通过门晶体管的第二栅极的第三漏极、耦合到第二写入字线的第三源极和耦合到使能信号的第三栅极。

公开(公告)号：CN115911010A

公开(公告)日：2023-04-04

申请号：CN202211272395.1

申请日：2022-10-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄瑞乾 ,  廖思雅 ,  王振印 ,  王世豪

IPC: H01L25/07 ,  H01L23/538 ,  H01L29/66 ,  H01L29/78 ,  H01L21/50

Abstract: 方法包括形成第一半导体器件的第一晶体管。第一半导体器件包括第一沟道区域以及位于第一沟道区域上的栅电极。第二半导体器件通过设置在第一半导体器件和第二半导体器件之间的接合层而接合至第一半导体器件。形成第二半导体器件的第二晶体管，第二半导体器件包括第二沟道区域以及位于第二沟道区域上的第二栅电极。接合层设置在第一晶体管的第一栅电极和第二晶体管的第二栅电极之间。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN119767708A

公开(公告)日：2025-04-04

申请号：CN202411379718.6

申请日：2024-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄瑞乾 ,  王振印 ,  林威呈 ,  林高正 ,  廖思雅

IPC: H10D30/01 ,  H10D30/62 ,  H10D62/13 ,  H10D64/27

Abstract: 实施例包括混合互补场效应晶体管和单极晶体管及其形成方法。在实施例中，一种半导体结构包括：第一半导体纳米结构；第二半导体纳米结构；第一隔离结构，插入在第一半导体纳米结构和第二半导体纳米结构之间；第一源极/漏极区域，从第一半导体纳米结构的端部横向延伸，第一源极/漏极区域具有第一导电类型；第二源极/漏极区域，从第二半导体纳米结构的端部横向延伸，第二源极/漏极区域具有第一导电类型，第二源极/漏极区域与第一源极/漏极区域垂直对齐；以及第一栅极结构，围绕第一半导体纳米结构和第二半导体纳米结构。本发明的实施例还提供了形成半导体结构的方法。

公开(公告)号：CN117276279A

公开(公告)日：2023-12-22

申请号：CN202311112733.X

申请日：2023-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 尤韦翔 ,  何韦德 ,  洪昕扬 ,  林孟佑 ,  黄祥鸿 ,  郑存甫 ,  胡宽侃 ,  陈思桦 ,  吴亭昀 ,  曾威程 ,  林威呈 ,  王振印 ,  黄瑞乾 ,  廖思雅

IPC: H01L27/092 ,  H01L21/8238 ,  H01L23/538

Abstract: 本发明的实施例提供了一种形成半导体器件的方法，包括：形成第一晶体管和堆叠在第一晶体管上的第二晶体管；形成与第一晶体管和第二晶体管相邻的第一开口；在第一开口中形成栅极隔离层；在栅极隔离层上形成导电层，导电层位于第一开口中；在导电层中形成切口区域；在切口区域中的导电层上形成介电层；形成与第二晶体管和导电层接触的前侧源极/漏极接触件；以及形成与第一晶体管和导电层接触的背侧源极/漏极接触件。本发明的实施例还提供了半导体器件。

公开(公告)号：CN116435306A

公开(公告)日：2023-07-14

申请号：CN202310266296.0

申请日：2023-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄瑞乾 ,  廖思雅 ,  王振印 ,  林威呈 ,  曾威程

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了具有隔离结构的半导体器件及其制造方法。半导体器件包括第一FET和第二FET、隔离结构以及导电结构。第一FET包括第一鳍结构、设置在第一鳍结构上的第一栅极结构阵列以及设置在第一鳍结构上的第一S/D区域阵列。第二FET包括第二鳍结构、设置在第二鳍结构上的第二栅极结构阵列以及设置在第二鳍结构上的第二S/D区域阵列。隔离结构包括设置在第一FET和第二FET之间并且与第一栅极结构阵列和第二栅极结构阵列物理接触的填充部分和衬垫部分。导电结构设置在衬垫部分中并且电耦合至第二S/D区域阵列的S/D区域。本申请的实施例还涉及半导体器件及其形成方法。