公开(公告)号：CN118198066A

公开(公告)日：2024-06-14

申请号：CN202410203683.4

申请日：2024-02-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊言 ,  曾威程 ,  林威呈 ,  曾健庭

IPC: H01L27/092 ,  H01L23/528 ,  H01L23/50 ,  H01L27/02

Abstract: 一种集成电路(IC)器件包括互补场效晶体管(CFET)器件、位于CFET器件的第一侧处的电源轨以及位于CFET器件的第二侧处的导体。所述CFET器件包括局部互连件。所述第一侧是CFET器件的前侧及背侧中的一个。所述第二侧是CFET器件的前侧及背侧中的另一个。所述CFET器件的局部互连件将电源轨电耦合至导体。本申请的实施例还提供了集成电路器件制造系统。

公开(公告)号：CN118280997A

公开(公告)日：2024-07-02

申请号：CN202410267777.8

申请日：2024-03-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾威程 ,  彭士玮 ,  林威呈 ,  曾健庭 ,  吴国晖 ,  庄惠中 ,  鲁立忠 ,  侯永清

IPC: H01L27/092 ,  H01L21/8238 ,  H01L23/528

Abstract: IC结构包括定位在半导体晶圆中的第一互补场效应晶体管(CFET)和第二CFET，第一和第二CFET的每个包括在第一方向上延伸的栅极结构、在垂直于第一方向的第二方向上延伸穿过栅极结构的n型沟道，以及在第二方向上延伸穿过栅极结构并且在垂直于第一方向和第二方向的每个的第三方向上与n型沟道对准的p型沟道。金属线在第一方向上延伸，在第三方向上与第一和第二CFET的每个对准，并且配置为将电源电压或参考电压分布到第一和第二CFET的每个。金属线是沿着第三方向最靠近第一和第二CFET的每个并且在第一方向上延伸的金属线。本公开实施例还涉及制造集成电路结构的方法和生成集成电路布局图的方法。

公开(公告)号：CN115276610A

公开(公告)日：2022-11-01

申请号：CN202210620674.6

申请日：2022-06-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄敬余 ,  彭士玮 ,  曾威程 ,  林威呈 ,  曾健庭

IPC: H03K3/356 ,  H01L27/02

Abstract: 本发明的实施例提供了一种半导体器件、触发器电路和制造集成电路的方法。半导体器件包括第一、第二和第三导电区域以及第一有源区域和第二有源区域。第一导电区域具有第一宽度并沿着第一方向延伸。第二导电区域具有第二宽度并沿着第一方向延伸。第一宽度大于第二宽度。第一有源区域具有第三宽度并沿着第一方向延伸。第二有源区域具有第四宽度并沿着第一方向延伸。第三宽度小于第四宽度。第三导电区域沿着第二方向延伸并电连接至第一导电区域。第二方向与第一方向不同。第一有源区域和第二有源区域是相邻的有源区域。

公开(公告)号：CN118280996A

公开(公告)日：2024-07-02

申请号：CN202410267774.4

申请日：2024-03-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈冠宇 ,  林俊言 ,  曾威程 ,  林威呈 ,  彭士玮 ,  曾健庭

IPC: H01L27/092 ,  H01L23/528 ,  H01L23/48 ,  H01L21/8238 ,  H10B10/00

Abstract: 一种半导体器件包括：有源区域，在第一方向上延伸；第一金属到S/D(MD)接触结构，在垂直的第二方向上延伸，并且在有源区域上方并耦合到有源区域；第一金属化层，位于第一MD接触结构上方，并具有在第一方向上延伸且各自具有相对于第二方向基本上相同的宽度的M_1区段，M_1区段包括M_1路由区段，以及具有在第一MD接触结构上方并耦合到第一MD接触结构的部分的M_1电力网(PG)区段；第二金属化层，在第一金属化层上方并且具有在第二方向上延伸并且包括被配置用于第一参考电压的M_2PG轨的M_2区段，M_2PG轨的部分在M_1PG区段上方并且耦合到M_1PG区段。M_2PG轨跨过多个单元区域延伸。本申请的实施例还提供了形成半导体器件的方法。

公开(公告)号：CN117276279A

公开(公告)日：2023-12-22

申请号：CN202311112733.X

申请日：2023-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 尤韦翔 ,  何韦德 ,  洪昕扬 ,  林孟佑 ,  黄祥鸿 ,  郑存甫 ,  胡宽侃 ,  陈思桦 ,  吴亭昀 ,  曾威程 ,  林威呈 ,  王振印 ,  黄瑞乾 ,  廖思雅

IPC: H01L27/092 ,  H01L21/8238 ,  H01L23/538

Abstract: 本发明的实施例提供了一种形成半导体器件的方法，包括：形成第一晶体管和堆叠在第一晶体管上的第二晶体管；形成与第一晶体管和第二晶体管相邻的第一开口；在第一开口中形成栅极隔离层；在栅极隔离层上形成导电层，导电层位于第一开口中；在导电层中形成切口区域；在切口区域中的导电层上形成介电层；形成与第二晶体管和导电层接触的前侧源极/漏极接触件；以及形成与第一晶体管和导电层接触的背侧源极/漏极接触件。本发明的实施例还提供了半导体器件。

公开(公告)号：CN116435306A

公开(公告)日：2023-07-14

申请号：CN202310266296.0

申请日：2023-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄瑞乾 ,  廖思雅 ,  王振印 ,  林威呈 ,  曾威程

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了具有隔离结构的半导体器件及其制造方法。半导体器件包括第一FET和第二FET、隔离结构以及导电结构。第一FET包括第一鳍结构、设置在第一鳍结构上的第一栅极结构阵列以及设置在第一鳍结构上的第一S/D区域阵列。第二FET包括第二鳍结构、设置在第二鳍结构上的第二栅极结构阵列以及设置在第二鳍结构上的第二S/D区域阵列。隔离结构包括设置在第一FET和第二FET之间并且与第一栅极结构阵列和第二栅极结构阵列物理接触的填充部分和衬垫部分。导电结构设置在衬垫部分中并且电耦合至第二S/D区域阵列的S/D区域。本申请的实施例还涉及半导体器件及其形成方法。