公开(公告)号：CN118116931A

公开(公告)日：2024-05-31

申请号：CN202410175860.2

申请日：2024-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯永清 ,  鲁立忠 ,  郑仪侃 ,  曾健庭 ,  林威呈 ,  黄敬余 ,  林俊言

IPC: H01L27/092 ,  H01L23/528 ,  H01L21/8238

Abstract: 一种集成电路(IC)器件，包括底部半导体器件、在IC器件的厚度方向上位于底部半导体器件之上的顶部半导体器件、以及在厚度方向上在底部半导体器件和顶部半导体器件之间的多层结构。多层结构包括在底部半导体器件上的下介电层、在下介电体层上的上介电层以及在下介电层和上介电层之间的层间金属结构。层间金属结构电耦合到底部半导体器件或顶部半导体器件中的至少一个。本公开的实施例还公开了一种制造集成电路器件的方法。

公开(公告)号：CN118173561A

公开(公告)日：2024-06-11

申请号：CN202410084681.8

申请日：2024-01-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈冠宇 ,  林俊言 ,  洪昕扬 ,  黄敬余 ,  林威呈 ,  曾健庭 ,  吴亭昀 ,  何韦德 ,  廖思雅

IPC: H01L27/092 ,  H01L21/8238 ,  H01L23/48

Abstract: 方法包括：形成包括交替设置的伪层和半导体层的多层堆叠件；以及在多层堆叠件的侧壁和顶面上形成多个伪栅极堆叠件。多个伪栅极堆叠件中的两个彼此紧邻，并且在它们之间具有间隔。在多层堆叠件中形成第一源极/漏极区域和第二源极/漏极区域，第二源极/漏极区域与第一源极/漏极区域重叠。方法还包括：用多个替换栅极堆叠件替换多个伪栅极堆叠件；用第一介电隔离区域替换多个替换栅极堆叠件中的第一个；在间隔中形成深接触插塞；在深接触插塞上方形成前侧通孔；以及在深接触插塞下方形成背侧通孔，其中，前侧通孔通过深接触插塞电连接至背侧通孔。本申请的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN115224047A

公开(公告)日：2022-10-21

申请号：CN202210522310.4

申请日：2022-05-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭士玮 ,  黄敬余 ,  曾健庭

IPC: H01L27/118

Abstract: 提供了一种半导体器件及其制造方法。该半导体器件包括从俯视角度看设置在第一行内并且沿着第一方向延伸的第一导电图案、设置在第一行内的第一相移电路、从俯视角度看设置在第二行内的第一传输电路以及沿着垂直于第一方向的第二方向从第一行延伸到第二行的第一栅极导体。第一相移电路和第一传输电路通过第一栅导体与第一导电图案电连接。

公开(公告)号：CN118280992A

公开(公告)日：2024-07-02

申请号：CN202410267893.X

申请日：2024-03-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯永清 ,  鲁立忠 ,  曾健庭 ,  林威呈 ,  林俊言 ,  黄敬余

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238 ,  H01L23/48

Abstract: 器件包括：第一晶体管层，包括第一栅电极；以及第二晶体管层，包括与第一晶体管层堆叠的第二栅电极。包括导线的金属间结构设置在第一晶体管层和第二晶体管层之间。第一栅极接触件沿第一栅电极的侧壁从第一栅电极的顶面延伸至导线48G。第二栅极接触件沿第二栅电极的侧壁从第二栅电极的顶面延伸至导线。第一栅电极通过第一栅极接触件、第二栅极接触件和导线电连接至第二栅电极。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN117637738A

公开(公告)日：2024-03-01

申请号：CN202311300660.7

申请日：2023-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄敬余 ,  曾健庭 ,  林威呈

IPC: H01L27/02 ,  H03K19/094

Abstract: 本申请的实施例提供了一种集成电路及其制造方法。集成电路包括由宽的一型晶体管和宽的二型晶体管构成的第一反相器、第一传输门和第二反相器。集成电路还包括由窄的一型晶体管和窄的二型晶体管构成的第一时钟反相器和第二时钟反相器。主锁存器由第一反相器和第一时钟反相器形成。从锁存器由第二反相器和第二时钟反相器形成。第一传输门耦合在主锁存器和从锁存器之间。宽的一型晶体管形成在宽的一型有源区结构中，窄的一型晶体管形成在窄的一型有源区结构中。宽的二型晶体管形成在宽的二型有源区结构中，窄的二型晶体管形成在窄的二型有源区结构中。

公开(公告)号：CN115276610A

公开(公告)日：2022-11-01

申请号：CN202210620674.6

申请日：2022-06-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄敬余 ,  彭士玮 ,  曾威程 ,  林威呈 ,  曾健庭

IPC: H03K3/356 ,  H01L27/02

Abstract: 本发明的实施例提供了一种半导体器件、触发器电路和制造集成电路的方法。半导体器件包括第一、第二和第三导电区域以及第一有源区域和第二有源区域。第一导电区域具有第一宽度并沿着第一方向延伸。第二导电区域具有第二宽度并沿着第一方向延伸。第一宽度大于第二宽度。第一有源区域具有第三宽度并沿着第一方向延伸。第二有源区域具有第四宽度并沿着第一方向延伸。第三宽度小于第四宽度。第三导电区域沿着第二方向延伸并电连接至第一导电区域。第二方向与第一方向不同。第一有源区域和第二有源区域是相邻的有源区域。

公开(公告)号：CN220710296U

公开(公告)日：2024-04-02

申请号：CN202321868310.6

申请日：2023-07-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄敬余 ,  陈冠宇 ,  彭士玮 ,  林威呈 ,  曾健庭

IPC: H01L21/768

Abstract: 一种半导体装置包含第一列主动区域、第二列主动区域及第一电源连通柱。第一列主动区域包含在第一方向上延伸的第一主动区域及在第一方向上延伸的第二主动区域。第一主动区域的每一者在第二方向上具有第一宽度，第二主动区域的每一者在第二方向上具有第二宽度，且第二宽度小于第一宽度。第二列主动区域位于第一列主动区域之上或之下，且包含在第一方向延伸的第三主动区域。第三主动区域的每一者在第二方向上具有第二宽度。第一电源连通柱在装置的晶体管层及装置的后侧金属层之间的第三方向上延伸，并位于第一列主动区域及第二列主动区域之间。