公开(公告)号：CN115621320A

公开(公告)日：2023-01-17

申请号：CN202211222304.3

申请日：2022-10-08

Applicant: 中国科学院微电子研究所 ,  北方集成电路技术创新中心(北京)有限公司

Inventor： 李永亮 ,  赵飞 ,  殷华湘 ,  罗军 ,  王文武

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L21/336

Abstract: 本发明公开一种半导体器件及其制造方法，涉及半导体技术领域，用于在环栅晶体管包括的沟道区具有多层纳米线/片的情况下，提高沟道区中位于下部的纳米线/片的驱动能力。半导体器件包括半导体基底、有源结构和栅堆叠结构。有源结构包括的沟道区包括第一沟道部、以及位于第一沟道部的上方且与第一沟道区间隔的第二沟道部。第一沟道部包括至少一层第一纳米线/片、以及位于每层第一纳米线/片与相邻的第一结构之间的半导体连接件。半导体连接件的宽度小于第一纳米线/片的宽度、且半导体连接件与第一纳米线/片的材料不同。第一结构为半导体基底和/或相邻层第一纳米线/片。第二沟道部包括至少一层第二纳米线/片。栅堆叠结构形成在沟道区的外周。

公开(公告)号：CN119903793A

公开(公告)日：2025-04-29

申请号：CN202411766369.3

申请日：2024-12-03

Applicant: 北方集成电路技术创新中心(北京)有限公司 ,  中国科学院微电子研究所

Inventor： 杨红 ,  孙鸣阳 ,  刘倩倩 ,  卜伟海 ,  王晓磊 ,  罗军 ,  武咏琴 ,  王文武

IPC: G06F30/33 ,  G06F30/337 ,  G06F119/04 ,  G06F119/14

Abstract: 本发明公开一种集成电路的修复方法，涉及集成电路技术领域，以提高对集成电路的老化修复的实时性、修复精度和修复效果，从而提高集成电路在长时间工作过程中的性能。集成电路的修复方法包括：首先，提供待修复的集成电路。接下来，获取待修复的集成电路的第一性能关联参数和性能退化关联参数；并建立电路老化模型。接下来，对待修复的集成电路进行仿真，确定待修复的集成电路中的待修复晶体管和第一故障时间。接下来，获取待修复晶体管的第二性能关联参数。接下来，确定待修复晶体管对应的修复参数。接下来，采用栅诱导漏极泄漏电流修复方式，并根据第一故障时间和修复参数对待修复晶体管进行修复。

公开(公告)号：CN119742231A

公开(公告)日：2025-04-01

申请号：CN202411587003.X

申请日：2024-11-07

Applicant: 北方集成电路技术创新中心(北京)有限公司 ,  中国科学院微电子研究所

Inventor： 杨红 ,  蒋松沂 ,  李俊杰 ,  卜伟海 ,  刘倩倩 ,  王晓磊 ,  罗军 ,  王文武

IPC: H01L21/3105 ,  H10D1/66

Abstract: 本发明公开了一种氧化层的制造方法及半导体器件，涉及半导体技术领域，以在低温环境下在半导体结构上形成高质量、高致密度、高可靠性、厚度调控范围大、且调控精度高的氧化层。所述氧化层的制造方法包括：提供半导体结构。接下来，在第一低温环境下，在半导体结构上形成第一氧化层。接下来，在第二低温环境下，对第一氧化层和部分半导体结构进行氧等离子体处理，以使第一氧化层形成第二氧化层；第二氧化层的致密性大于第一氧化层的致密性。所述半导体器件包括：半导体结构、以及设置在半导体结构上的第二氧化层，第二氧化层采用上述氧化层的制造方法制造形成。

公开(公告)号：CN114551204B

公开(公告)日：2025-04-04

申请号：CN202011341064.X

申请日：2020-11-25

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 李相龙 ,  周娜 ,  李琳 ,  杨涛 ,  李俊峰 ,  王文武

IPC: H01J37/32 ,  H01L21/67 ,  H01L21/3065

Abstract: 本发明涉及一种用于控制晶片边缘关键尺寸的系统及方法，属于半导体制造技术领域，解决了现有技术中无法有效控制晶片边缘的关键尺寸，导致晶片边缘的关键尺寸不均匀，无法得到期望的晶片轮廓的问题。该用于控制晶片边缘关键尺寸的系统包括顶盘、内电极、外电极、用于放置晶片的静电卡盘、用于保护晶片边缘的边缘环、第一进气系统和第二进气系统；第一进气系统包括贯通顶盘和外电极的第一气孔，第一气孔用于向晶片的边缘供气；第二进气系统包括贯通顶盘和内电极的第二气孔，第二气孔用于向晶片的中心供气。本发明实现了对晶片特定点的末端边缘关键尺寸的精密控制。

公开(公告)号：CN111897187B

公开(公告)日：2024-04-16

申请号：CN202010575946.6

申请日：2020-06-22

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 金在植 ,  张成根 ,  林锺吉 ,  贺晓彬 ,  刘金彪 ,  杨涛 ,  李俊峰 ,  王文武

IPC: G03F7/16

Abstract: 本申请属于光刻胶涂布技术领域，具体涉及一种光刻胶涂布系统以及更换光刻胶的方法，光刻胶涂布系统包括：供胶机构，供胶机构包括依次连接的供胶瓶、过滤器和喷嘴；清理机构，清理机构包括真空装置和真空管路，真空装置通过真空管路与过滤器连接，真空装置通过在真空管路内形成负压的方式将过滤器内的气泡和杂质颗粒吸出。根据本申请的光刻胶涂布系统，当需要用新品种的光刻胶替换光刻胶涂布系统内原有的光刻胶时，需要对光刻胶涂布系统进行清洗才能设置新品种的光刻胶，而对过滤器的清洗尤为重要，本申请通过真空装置吹扫清洗过滤器内附着的气泡和杂质颗粒，以此降低光刻胶涂布系统的清洗时间。

公开(公告)号：CN113540027B

公开(公告)日：2024-04-05

申请号：CN202010292274.8

申请日：2020-04-14

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 金镇泳 ,  李俊杰 ,  周娜 ,  杨涛 ,  李俊峰 ,  王文武

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768 ,  H10B12/00

Abstract: 本公开提供一种位线结构、其制作方法、半导体存储器及电子设备。本公开的位线结构包括半导体基底；位于所述半导体基底上的至少一条位线；其中，所述半导体基底包括有器件隔离层限定的至少一个有源区，所述位线与所述有源区接触，所述位线包括自所述半导体基底起依次叠加设置的金属层和绝缘层。该位线结构通过将位线从多晶硅‑阻挡金属‑钨结构变更为金属结构，使得位线结构在小于7nm时的局限可以克服。并且去除多晶硅之后，可以进一步堆叠。

公开(公告)号：CN112038290B

公开(公告)日：2024-03-26

申请号：CN202010723543.1

申请日：2020-07-24

Applicant: 中国科学院微电子研究所

Inventor： 李永亮 ,  程晓红 ,  张青竹 ,  王文武

IPC: H01L21/8234 ,  H01L29/06

Abstract: 本发明公开一种半导体器件的制造方法，涉及半导体技术领域，用于在制造浅槽隔离层的过程中，提高鳍状结构的热稳定性，从而提升半导体器件的品质。所述半导体器件的制造方法包括：提供一衬底。衬底上形成有沿第一方向延伸的若干鳍状结构。形成覆盖衬底和若干鳍状结构的保护层。保护层所含有的材料包括硅。鳍状结构暴露在浅槽隔离层外的部分为鳍部。鳍部具有源区形成区、漏区形成区和沟道形成区。沿第二方向，在覆盖有保护层的鳍部的外周形成牺牲栅，并在牺牲栅的侧壁形成侧墙。在源区形成区形成源区，并在漏区形成区形成漏区。去除牺牲栅。减薄位于沟道形成区外周的保护层，并在沟道形成区内获得沟道区。在沟道区的外周形成栅堆叠结构。

公开(公告)号：CN111180519B

公开(公告)日：2024-02-23

申请号：CN202010010654.8

申请日：2020-01-06

Applicant: 中国科学院微电子研究所

Inventor： 李永亮 ,  程晓红 ,  李俊杰 ,  马雪丽 ,  杨红 ,  王晓磊 ,  罗军 ,  王文武

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/08 ,  H01L29/06 ,  H01L27/088

Abstract: 本发明公开了一种半导体器件及其制备方法、集成电路及电子设备。涉及半导体技术领域，以降低源极或漏极的串联电阻和接触电阻，提高半导体器件性能。所述半导体器件包括衬底、有源层、源极、漏极和栅堆叠结构；其中，有源层形成在衬底的表面；有源层具有第一面状有源部、第二面状有源部以及用于连接的至少一条鳍状有源部；源极覆盖在第一面状有源部背离衬底的表面；漏极覆盖在第二面状有源部背离衬底的表面；栅堆叠结构形成在至少一条鳍状有源部和衬底上。所述半导体器件的制备方法用于制备所述半导体器件。所述集成电路包括上述半导体器件。本发明提供的半导体器件用于电子设备。

公开(公告)号：CN113517256B

公开(公告)日：2024-01-23

申请号：CN202010275574.5

申请日：2020-04-09

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 叶甜春 ,  安佑松 ,  杨涛 ,  李俊峰 ,  王文武

IPC: H01L23/528 ,  H01L21/768 ,  H10B12/00

Abstract: 本发明涉及一种用于形成DRAM的位线接触的隔离图案和制备方法包括：半导体衬底；位于半导体衬底之上的多个隔离部；每个所述隔离部之间不相接；其中，每个隔离部的图案均为两个部分重合的圆形组成的8字形。8字形隔离部可以增加位线方向的接触的关键尺寸，从而能够在不改变工艺裕量的情况下，改善接触部分的电阻，提高性能。

公开(公告)号：CN111952326B

公开(公告)日：2023-12-05

申请号：CN202010678633.3

申请日：2020-07-15

Applicant: 中国科学院微电子研究所

Inventor： 高建峰 ,  白国斌 ,  刘卫兵 ,  李俊杰 ,  杨涛 ,  李俊峰 ,  王文武

IPC: H01L27/146

Abstract: 本发明涉及高光谱成像技术领域，具体涉及一种高光谱图像传感器的单片集成方法、高光谱图像传感器及成像设备，包括以下步骤：底反射层位于CMOS图像传感器晶圆的感光区域表面上；通过反复采用沉积、光刻以及选择性刻蚀工艺在n底反射层上形成透明空腔层，透明空腔层包括2个台阶结构，其中，n为≥1的正整数，每个台阶结构构成一个光谱带；使得所述顶反射层位于所述透明空腔层上。本申请在刻蚀刻蚀停止层和后面去除刻蚀停止层时都对透明空腔层有超高的选择比，不会改变已做好的透明空腔层和暴露的底反射层，同时通过控制薄膜沉积的工艺条件对沉积的材料层的厚度进行控制，达到了精确控制各台阶高度的目的，减少刻蚀时形成的刻蚀误差。