-
公开(公告)号：CN115332033B
公开(公告)日：2024-12-13
申请号：CN202110507228.X
申请日：2021-05-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明提供了一种刻蚀流程控制方法和装置，涉及蚀刻技术领域，用于解决由于固有误差以及等离子气体对阀门的腐蚀而引发的晶圆良率降低的问题。其中，所述方法包括：接收刻蚀启动指令；根据所述刻蚀启动指令，从终阀获取第一气流量数据，以及从预设的检测节点获取第二气流量数据；根据所述第一气流量数据和所述第二气流量数据，确定理论气流量与实际气流量的流量偏差；根据所述流量偏差与预设取值范围的关系，控制当前刻蚀流程。本发明提供的技术方案能够提高晶圆良率。
-
公开(公告)号：CN113517219B
公开(公告)日：2024-08-02
申请号：CN202010276306.5
申请日：2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L21/02
Abstract: 本公开公开了一种金属刻蚀后防止金属腐蚀的方法，包括：提供一基底，所述基底一侧表面上具有金属层；对所述金属层进行刻蚀；以及在所述金属表面形成氧化膜。本公开中，在金属刻蚀后，在金属表面形成的氧化膜可以阻断大气中的水蒸气与金属表面及其内部残留的氯成分反应，防止金属刻蚀后金属腐蚀的发生。
-
公开(公告)号：CN114192440B
公开(公告)日：2024-05-03
申请号：CN202010986949.9
申请日：2020-09-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请公开了一种不合格晶圆的检出装置及检出方法、晶圆制造设备，属于半导体制造技术领域，用以解决现有技术中晶圆检测量大、时间长、工艺和装置复杂的问题。上述检出装置包括光源、光电传感器和控制器，光源和光电传感器位于待检晶圆的同侧。上述检测方法为打开光源；光源发出的光线经过待检晶圆表面反射后射入光电传感器，光电传感器将反射光信号转化为电模拟信号；控制器接收光电传感器发送的电模拟信号并转换为电数据；将电数据与电参考数据进行比较，电数据在电参考数据范围内，则判断待检晶圆合格，电数据不在电参考数据范围内，则判断待检晶圆不合格。本申请的检出装置及检出方法、晶圆制造设备可用于不合格晶圆的检出。
-
公开(公告)号：CN114521035B
公开(公告)日：2024-04-16
申请号：CN202011293519.5
申请日：2020-11-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明公开了一种晶圆的直接诱导加热装置和加热方法，属于半导体技术领域，用以解决现有技术中晶圆间接诱导加热方式加热速度慢、加热深度不可控的问题。上述晶圆的直接诱导加热装置，包括交变磁束发生组件，利用交变磁束发生组件的交流电产生交变磁束，晶圆置于交变磁束发生组件产生的交变磁束内，置于交变磁束内的晶圆内产生涡电流，涡电流通过晶圆产生焦耳热，对晶圆进行加热。上述晶圆的直接诱导加热方法，包括如下步骤：利用交流电产生交变磁束，将晶圆置于交变磁束内，晶圆内产生涡电流，涡电流通过晶圆产生焦耳热，对晶圆进行加热。本发明的晶圆的直接诱导加热装置和加热方法可用于晶圆的直接诱导加热。
-
公开(公告)号：CN111900167B
公开(公告)日：2024-04-05
申请号：CN202010596889.X
申请日：2020-06-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本公开提供一种半导体结构及其制造方法，包括：提供半导体基底；在所述半导体基底上形成接触沟槽；在所述接触沟槽沉积接触材料层；图形化所述接触材料层以形成接触插塞。本公开的接触插塞的制造方法，通过将现有的氧化物层间介质层的沉积直接替换为沉积多晶硅接触插塞材料，从而将后续的刻蚀开孔以沉积接触插塞材料形成接触插塞替换为刻蚀去除多余的多晶硅插塞材料以形成接触插塞，从而克服了在接触插塞制备中底部开孔不充分，垂直形貌不均匀的问题。
-
Patent Agency Ranking
公开(公告)号：CN116133389A
公开(公告)日：2023-05-16
申请号：CN202111035772.5
申请日：2021-09-06
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H10B12/00
Abstract: 本发明提供的一种半导体结构、DRAM以及半导体结构的制作方法，涉及半导体技术领域，包括：半导体衬底上设置有由模制氧化层和支撑件交替构成的叠层结构；叠层结构中形成有接触孔，接触孔内形成下电极；牺牲层设置在叠层结构上，且牺牲层由含碳材料形成；硬掩模层设置在牺牲层上。在上述技术方案中，将牺牲层采用含碳的材料形成，这种材料会使牺牲层本身就具备一定的硬度，所以该牺牲层既能够作为牺牲层的功能使用，还能够具备硬掩模层的功能作为硬掩模层而使用，由此就可以降低原硬掩模层的厚度，进而降低整体的厚度，这样，后续电介质膜蒸镀时，电介质膜的散布就会变好，电容器的散布也会得到有效的改善，使半导体元件的性能得到提高。
-
公开(公告)号：CN111900118B
公开(公告)日：2023-04-07
申请号：CN202010567125.8
申请日：2020-06-19
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/683 , H01L21/687
Abstract: 本发明公开了一种晶圆转移机构、半导体制造设备以及晶圆转移方法，该晶圆转移机构包括聚焦环和举升组件，聚焦环设置在半导体制造设备上，并且聚焦环套装在半导体制造设备的静电卡盘的外侧且靠近静电卡盘的顶部设置，聚焦环的内侧和静电卡盘的顶面合围形成用于放置晶圆的收容空间，举升组件设置在聚焦环上，举升组件用于与晶圆配合，以使晶圆进入或离开收容空间。通过将举升组件设置在聚焦环上，从而实现了静电卡盘的无孔结构，进而保证了静电卡盘温度的均一性，进而提高了晶圆的良品率。
-
公开(公告)号：CN115223940A
公开(公告)日：2022-10-21
申请号：CN202110400331.4
申请日：2021-04-14
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/8242 , H01L27/108
Abstract: 本发明公开了一种半导体器件及制备方法，所述方法包括：在已形成有源区和字线的衬底上依序叠加硅层、金属层及硬掩膜层，形成叠加层；去除需形成位线和存储节点接触区域之外的所述叠加层，并对去除区域填充绝缘材料，其中所述存储节点接触区域为所述有源区需与存储节点接触的区域；去除所述存储节点接触区域的所述硬掩膜层以形成焊盘孔，并在所述焊盘孔中填充金属材料以形成着陆焊盘。
-
公开(公告)号：CN115206870A
公开(公告)日：2022-10-18
申请号：CN202110410560.4
申请日：2021-04-13
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/762 , H01L21/033 , H01L21/027 , H01L21/8242
Abstract: 本发明涉及一种浅沟槽隔离区域和DRAM及其制造方法，属于半导体技术领域，解决了现有工艺利用各个不同的刻蚀设备导致工艺复杂等问题。该方法包括：提供半导体衬底；在半导体衬底上方顺序形成下部掩模层、多晶硅掩模层、上部掩模层、旋涂硬掩模层和光刻掩模层图案；将光刻掩模层图案经由旋涂硬掩模层转移至上部掩模层和多晶硅掩模层以形成对准的上部掩模层图案和多晶硅掩模层图案；以对准的上部掩模层图案和多晶硅掩模层图案为掩模，在同一腔室中顺序对下部掩模层和半导体衬底进行刻蚀，以形成浅沟槽隔离区域的沟槽；以及在沟槽中形成介质层以形成浅沟槽隔离区域。实现了在同一腔室中对下部掩模层和半导体衬底进行原位刻蚀，降低了工艺复杂性。
-
公开(公告)号：CN115083943A
公开(公告)日：2022-09-20
申请号：CN202110267663.X
申请日：2021-03-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/67
Abstract: 本发明公开一种半导体处理系统，涉及半导体加工技术领域，用于使处理前的晶圆与处理后的晶圆处在不同的空间，并清除处理前的晶圆及处理后的晶圆的表面的残留气体。该半导体处理系统包括：控制器及与控制器通信的处理腔室、真空传输腔室、设备前端模块、位于设备前端模块内的第一缓冲腔室及第二缓冲腔室。第一缓冲腔室及第二缓冲腔室均与处理腔室连通。控制器用于控制设备前端模块对晶圆进行上下料，控制处理腔室对晶圆进行处理。控制器还用于在晶圆进入处理腔室之前，控制第一缓冲腔室对晶圆进行清洁，在晶圆离开处理腔室之后，控制第二缓冲腔室对晶圆进行清洁。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.077 seconds)
