-
公开(公告)号：CN113540026B
公开(公告)日：2024-02-02
申请号：CN202010292267.8
申请日：2020-04-14
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/528 , H01L23/532 , H01L21/768 , H10B12/00
Abstract: 本公开提供一种位线结构、其制作方法、半导体存储器及电子设备。本公开的位线结构包括半导体基底；位于所述半导体基底上的至少一条位线；其中，所述半导体基底包括有器件隔离层限定的至少一个有源区，所述位线与所述有源区接触，所述位线包括自所述半导体基底起依次叠加设置的金属层和绝缘层。该位线结构通过将位线从多晶硅‑阻挡金属‑钨结构变更为金属结构，使得位线结构在小于7nm时的局限可以克服。并且去除多晶硅之后，可以进一步堆叠。
-
公开(公告)号：CN113517218A
公开(公告)日：2021-10-19
申请号：CN202010275218.3
申请日：2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L27/108 , H01L21/8242
Abstract: 本申请公开了一种半导体位线接触件的制造方法、位线的制造方法及存储器，半导体位线接触件的制造方法，包括：提供一基底，在所述基底上依次沉积牺牲层和位线凹槽掩模层；基于所述位线凹槽掩模层在所述基底上制造出凹槽；在所述凹槽和基底上沉积多晶硅层；等离子刻蚀所述多晶硅层，以使剩余的所述多晶硅层的顶面与所述基底的顶面基本相平齐；去除所述牺牲层。本申请的半导体位线接触件的制造方法，在基底上沉积牺牲层，在刻蚀多晶硅层时同时刻蚀牺牲层，直至牺牲层被刻蚀掉预设比例的厚度时停止刻蚀，从而实现多晶硅层顶面与基底顶面相平齐。
-
公开(公告)号：CN111900123A
公开(公告)日：2020-11-06
申请号：CN202010599719.7
申请日：2020-06-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/762 , H01L21/304 , H01L21/3065
Abstract: 本申请涉及半导体结构，包括半导体基底和形成于基底上的接触孔；所述接触孔包括上部和下部，并且所述上部的尺寸小于所述下部的尺寸以使得所述上部和下部构成上窄下宽的竖直截面为“凸”字形状。本申请的结构及其制造方法能够解决在高深宽比或小孔的开孔工艺中所存在的开孔不充分或开孔存在斜坡刻蚀轮廓的问题，并且能够有效控制顶底关键尺寸比例等于或者接近理想比例数值1.0。
-
公开(公告)号：CN111900167B
公开(公告)日：2024-04-05
申请号：CN202010596889.X
申请日：2020-06-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本公开提供一种半导体结构及其制造方法，包括：提供半导体基底；在所述半导体基底上形成接触沟槽；在所述接触沟槽沉积接触材料层；图形化所述接触材料层以形成接触插塞。本公开的接触插塞的制造方法，通过将现有的氧化物层间介质层的沉积直接替换为沉积多晶硅接触插塞材料，从而将后续的刻蚀开孔以沉积接触插塞材料形成接触插塞替换为刻蚀去除多余的多晶硅插塞材料以形成接触插塞，从而克服了在接触插塞制备中底部开孔不充分，垂直形貌不均匀的问题。
-
公开(公告)号：CN113540027A
公开(公告)日：2021-10-22
申请号：CN202010292274.8
申请日：2020-04-14
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/528 , H01L23/532 , H01L21/768 , H01L27/108 , H01L21/8242
Abstract: 本公开提供一种位线结构、其制作方法、半导体存储器及电子设备。本公开的位线结构包括半导体基底；位于所述半导体基底上的至少一条位线；其中，所述半导体基底包括有器件隔离层限定的至少一个有源区，所述位线与所述有源区接触，所述位线包括自所述半导体基底起依次叠加设置的金属层和绝缘层。该位线结构通过将位线从多晶硅‑阻挡金属‑钨结构变更为金属结构，使得位线结构在小于7nm时的局限可以克服。并且去除多晶硅之后，可以进一步堆叠。
-
Patent Agency Ranking
公开(公告)号：CN113517218B
公开(公告)日：2023-12-08
申请号：CN202010275218.3
申请日：2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H10B12/00
Abstract: 本申请公开了一种半导体位线接触件的制造方法、位线的制造方法及存储器，半导体位线接触件的制造方法，包括：提供一基底，在所述基底上依次沉积牺牲层和位线凹槽掩模层；基于所述位线凹槽掩模层在所述基底上制造出凹槽；在所述凹槽和基底上沉积多晶硅层；等离子刻蚀所述多晶硅层，以使剩余的所述多晶硅层的顶面与所述基底的顶面基本相平齐；去除所述牺牲层。本申请的半导体位线接触件的制造方法，在基底上沉积牺牲层，在刻蚀多晶硅层时同时刻蚀牺牲层，直至牺牲层被刻蚀掉预设比例的厚度时停止刻蚀，从而实现多晶硅层顶面与基底顶面相平齐。
-
公开(公告)号：CN111900166B
公开(公告)日：2023-12-05
申请号：CN202010575383.0
申请日：2020-06-22
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本公开提供一种半导体结构及其制造方法，该半导体结构包括：半导体基底；位于所述半导体基底上的复数条线形功能部；位于所述线形功能部的两侧的空气隙；其中，所述空气隙由竖直部分和水平部分组成，具有“L”型的垂直截面形状，所述竖直部分位于所述线形功能部的侧壁外。半导体结构中的线形功能部件，其侧壁外具有空气隙，能够有效降低寄生电容，同时空气隙的制备步骤少，工艺简单，能够很好地降低成本、提高产率。
-
公开(公告)号：CN113540026A
公开(公告)日：2021-10-22
申请号：CN202010292267.8
申请日：2020-04-14
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/528 , H01L23/532 , H01L21/768 , H01L27/108 , H01L21/8242
Abstract: 本公开提供一种位线结构、其制作方法、半导体存储器及电子设备。本公开的位线结构包括半导体基底；位于所述半导体基底上的至少一条位线；其中，所述半导体基底包括有器件隔离层限定的至少一个有源区，所述位线与所述有源区接触，所述位线包括自所述半导体基底起依次叠加设置的金属层和绝缘层。该位线结构通过将位线从多晶硅‑阻挡金属‑钨结构变更为金属结构，使得位线结构在小于7nm时的局限可以克服。并且去除多晶硅之后，可以进一步堆叠。
-
公开(公告)号：CN111900167A
公开(公告)日：2020-11-06
申请号：CN202010596889.X
申请日：2020-06-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L29/06
Abstract: 本公开提供一种半导体结构及其制造方法，包括：提供半导体基底；在所述半导体基底上形成接触沟槽；在所述接触沟槽沉积接触材料层；图形化所述接触材料层以形成接触插塞。本公开的接触插塞的制造方法，通过将现有的氧化物层间介质层的沉积直接替换为沉积多晶硅接触插塞材料，从而将后续的刻蚀开孔以沉积接触插塞材料形成接触插塞替换为刻蚀去除多余的多晶硅插塞材料以形成接触插塞，从而克服了在接触插塞制备中底部开孔不充分，垂直形貌不均匀的问题。
-
公开(公告)号：CN113540027B
公开(公告)日：2024-04-05
申请号：CN202010292274.8
申请日：2020-04-14
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/528 , H01L23/532 , H01L21/768 , H10B12/00
Abstract: 本公开提供一种位线结构、其制作方法、半导体存储器及电子设备。本公开的位线结构包括半导体基底；位于所述半导体基底上的至少一条位线；其中，所述半导体基底包括有器件隔离层限定的至少一个有源区，所述位线与所述有源区接触，所述位线包括自所述半导体基底起依次叠加设置的金属层和绝缘层。该位线结构通过将位线从多晶硅‑阻挡金属‑钨结构变更为金属结构，使得位线结构在小于7nm时的局限可以克服。并且去除多晶硅之后，可以进一步堆叠。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.074 seconds)
