-
公开(公告)号：CN114520138B
公开(公告)日：2025-04-15
申请号：CN202011297698.X
申请日：2020-11-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明公开一种绝缘窗、反应腔及电感耦合等离子体处理装置，涉及半导体技术领域，以解决由于陶瓷窗表面温度不均匀，生成聚合物颗粒，影响刻蚀工艺的良率和性能的问题。所述绝缘窗包括：绝缘窗本体、加热组件和温度控制组件。绝缘窗本体具有腔体结构。加热组件均匀的设置在腔体结构中，用于对绝缘窗本体进行加热。温度控制组件与加热组件相连接，用于调节加热组件的加热温度。所述反应腔包括上述技术方案所提的绝缘窗。所述电感耦合等离子体处理装置包括上述技术方案所提的绝缘窗。本发明提供的电感耦合等离子体处理装置用于处理晶圆。
-
公开(公告)号：CN114695050B
公开(公告)日：2024-10-22
申请号：CN202011628567.5
申请日：2020-12-31
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01J37/32
Abstract: 本发明公开了一种等离子体刻蚀设备及陶瓷窗口的温控方法，属于半导体制造技术领域，解决了陶瓷窗口温度会随着工艺前后而变化，会产生工艺的再现性与重复性不良的问题。本发明等离子体刻蚀设备包括陶瓷窗口及用于维持陶瓷窗口温度稳定的加热装置和冷却装置；加热装置包括灯座和紫外线灯，紫外线灯设置有1个以上，且均匀设置在灯座上，灯座设置在陶瓷窗口上方；冷却装置包括多个冷却喷嘴，冷却喷嘴用于喷射冷却气体，多个冷却喷嘴均匀设置在陶瓷窗口的外围。
-
公开(公告)号：CN113540027B
公开(公告)日：2024-04-05
申请号：CN202010292274.8
申请日：2020-04-14
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/528 , H01L23/532 , H01L21/768 , H10B12/00
Abstract: 本公开提供一种位线结构、其制作方法、半导体存储器及电子设备。本公开的位线结构包括半导体基底；位于所述半导体基底上的至少一条位线；其中，所述半导体基底包括有器件隔离层限定的至少一个有源区，所述位线与所述有源区接触，所述位线包括自所述半导体基底起依次叠加设置的金属层和绝缘层。该位线结构通过将位线从多晶硅‑阻挡金属‑钨结构变更为金属结构，使得位线结构在小于7nm时的局限可以克服。并且去除多晶硅之后，可以进一步堆叠。
-
公开(公告)号：CN117580360A
公开(公告)日：2024-02-20
申请号：CN202210934853.7
申请日：2022-08-04
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H10B12/00
Abstract: 本发明公开了一种半导体器件及其制造方法，涉及半导体器件技术领域，用于在确保半导体器件具有较高良率的情况下，增大电容器的电容量，提升电容器的数据存储性能。所述半导体器件包括：基底、金属互连层、连接结构和电容器。基底具有有源区。金属互连层形成在基底上。连接结构贯穿金属互连层。电容器形成在金属互连层上。电容器所包括的下电极通过连接结构与有源区电连接。所述半导体器件的制造方法用于制造所述半导体器件。
-
公开(公告)号：CN116666304A
公开(公告)日：2023-08-29
申请号：CN202210148461.8
申请日：2022-02-17
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L21/311 , H01L21/3213
Abstract: 本发明提供一种半导体金属配线形成方法，包括：提供一叠层结构，所述叠层结构包括由下向上依次层叠的衬底、阻挡层、金属层和硬掩膜层；将所述硬掩膜层图案化；对所述金属层进行干法刻蚀，以使所述金属层图案化；对所述阻挡层进行湿法刻蚀，以使所述阻挡层图案化。本发明能够在小的硬掩膜和配线材料损耗的前提下，实现配线间的绝缘。
-
Patent Agency Ranking
公开(公告)号：CN115768108A
公开(公告)日：2023-03-07
申请号：CN202111027929.X
申请日：2021-09-02
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明公开了一种半导体器件及其制造方法，涉及半导体器件技术领域，以使得在第一刻蚀停止层内开设孔的形貌与预设方案的形貌相一致，确保下电极形成在该孔内的部分的形貌满足预设方案的要求，提高半导体器件的良率。所述半导体器件包括：基底、第一刻蚀停止层和电容器。第一刻蚀停止层位于基底上。第一刻蚀停止层内掺杂有碳。从上往下碳在第一刻蚀停止层内的掺杂浓度呈半高斯分布，并且第一刻蚀停止层底部的碳的掺杂浓度大于第一刻蚀停止层顶部的碳的掺杂浓度。电容器位于第一刻蚀停止层上。电容器包括下电极、上电极、以及位于下电极和上电极之间的介质层。下电极贯穿第一刻蚀停止层。所述半导体器件的制造方法用于制造所述半导体器件。
-
公开(公告)号：CN115768107A
公开(公告)日：2023-03-07
申请号：CN202111026608.8
申请日：2021-09-02
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明公开了一种半导体器件及其制造方法，涉及半导体技术领域，以使得电容器所包括的下电极的阻抗满足预设方案的要求，提高电容器的工作性能。所述半导体器件包括：基底、电容器和支撑结构。电容器形成在基底上。支撑结构环绕在电容器所包括的下电极的外周。支撑结构上开设有刻蚀图案。下电极与刻蚀图案相对应的部分的顶部轮廓为弧形轮廓。所述半导体器件的制造方法用于制造所述半导体器件。
-
公开(公告)号：CN115331724A
公开(公告)日：2022-11-11
申请号：CN202110508166.4
申请日：2021-05-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G11C29/08
Abstract: 本发明提供一种存储器晶圆测试系统及方法，该系统包括：主处理器、第一存储器、第二存储器以及冗余处理器，其中，主处理器用于控制测试装置对待测存储器晶圆依次执行在先的一个测试类型的各测试项目，每次执行完一个测试项目，将待测存储器晶圆对应该测试项目的不良位元信息保存到第一存储器，并将不良位元信息从第一存储器拷贝到第二存储器；冗余处理器用于根据第二存储器中的不良位元信息依次获取待测存储器晶圆对应每个测试项目的不良位元数量。本发明能够减少整体测试时间，提高测试效率。
-
公开(公告)号：CN115020318A
公开(公告)日：2022-09-06
申请号：CN202110246734.8
申请日：2021-03-05
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/762 , H01L27/108
Abstract: 本发明涉及一种半导体器件、DRAM及其制造方法，属于半导体技术领域，解决现有通孔双镶嵌刻蚀方案存在通孔倒角不均衡或者容易产生围栏的问题。器件包括：金属部件设置半导体衬底中；第一互连件设置在ILD层的第一开口中并与第一金属部件的顶面接触；第二互连件设置在ILD层的第二开口中，包括主体部和位于主体部下方的第一支部和第二支部，第一支部和第二支部分别与第二金属部件和第三金属部件的顶面接触，第一支部的宽度、第二支部的宽度和介于第一支部和第二支部之间的ILD层的凸起部的宽度之和小于等于主体部的宽度，ILD层的凸起部具有圆倒角。空腔大幅度增大了沟槽刻蚀工艺窗口，使得倒角能够有效圆角化并能够提高器件的可靠性。
-
公开(公告)号：CN114975198A
公开(公告)日：2022-08-30
申请号：CN202110206132.X
申请日：2021-02-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/677
Abstract: 本发明公开了一种晶圆传送机械臂、晶圆制造设备以及晶圆传送方法，属于半导体工艺技术领域，解决了现有技术中晶圆在晶圆传送机械臂上的传送过程中大气环境中的各种污染物会对晶圆造成污染导致晶圆在后续的制造过程中产生不良的问题。本发明的晶圆传送机械臂包括叶片基体以及用于提供保护气的供气单元，叶片基体上开设与供气单元连接的通孔，使得保护气通过通孔喷吹叶片基体的上表面。本发明的晶圆传送方法包括如下步骤：保护气喷吹在晶圆传送机械臂的叶片基体的上表面；晶圆从设备前端模块传送至叶片基体上，保护气始终对晶圆进行保护；叶片基体将晶圆传送至传输模块内。本发明的晶圆传送机械臂、晶圆制造设备以及晶圆传送方法可用于晶圆制造。
-
-
-
-
-
-
-
-
-
Search Results
406
records
(took 0.139 seconds)
