-
公开(公告)号：CN119603963A
公开(公告)日：2025-03-11
申请号：CN202411547065.8
申请日：2024-10-31
Applicant: 中国科学院微电子研究所
IPC: H10B12/00
Abstract: 本申请涉及半导体技术领域，公开了一种半导体的制造方法、半导体和电子设备，包括：在环栅晶体管器件层上沉积第一介质层；在第一介质层上循环沉积牺牲层和非晶硅层，并对非晶硅层进行激光退火，得到电容纳米片层；电容纳米片层包括循环沉积的多个牺牲层和多个多晶硅层；在电容纳米片层上依次沉积氧化层、假栅层和硬掩模层；在氧化层、假栅层、硬掩模层和电容纳米片层处形成第一侧墙和内侧墙；去除假栅层和多个牺牲层后，进行介质填充、金属填充和抛光，得到电容器器件。通过在垂直方向上循环堆叠牺牲层和非晶硅层，最终得到周期可调的水平堆叠结构的电容器，从而能够更有效地利用垂直空间，增大电容器容量，降低电容器和存储单元的尺寸。
-
公开(公告)号：CN119562591A
公开(公告)日：2025-03-04
申请号：CN202411610484.1
申请日：2024-11-12
Applicant: 中国科学院微电子研究所
Abstract: 本公开提供了一种错层单元及其制备方法，可以应用于半导体技术领域。该错层单元包括：在衬底上表面沿第一水平方向各自排布的第一组场效应晶体管和第二组场效应晶体管；包围衬底、第一组场效应晶体管和第二组场效应晶体管的居间介质层；与第一组场效应晶体管中拉电晶体管的栅堆叠相接的第一错层接触孔，在居间介质层中延伸至衬底的下表面并穿过衬底与第二组场效应晶体管的公共层相接，从而与用于将第二组场效应晶体管中拉电晶体管的栅堆叠和第一组场效应晶体管的公共层相连接的第二错层接触孔构成错层结构，使得第一组场效应晶体管和第二组场效应晶体管彼此之间交叉耦合。
-
公开(公告)号：CN119451207A
公开(公告)日：2025-02-14
申请号：CN202411610448.5
申请日：2024-11-12
Applicant: 中国科学院微电子研究所
Abstract: 本公开提供了一种制造半导体器件的方法和垂直叠置半导体器件，可以应用于半导体技术领域。该制造方法包括：在衬底上设置在竖直方向上叠置的下部场效应晶体管和上部场效应晶体管；衬底的上表面与下部场效应晶体管中最下层栅堆叠的下表面和源/漏层的下表面相接；在下部场效应晶体管中栅堆叠显露的下表面和源/漏层显露的下表面形成全硅化物层；对全硅化物层进行构图，以形成显露下部场效应晶体管中最下层栅堆叠下表面的开口，同时形成在开口在第一方向上的两侧与下部场效应晶体管中源/漏层的下表面相接的硅化层图案；在开口内填充电介质材料，从而将填充在开口内的电介质材料用作栅堆叠的下部隔离层；设置与硅化层图案相接的接触孔。
-
公开(公告)号：CN118888445A
公开(公告)日：2024-11-01
申请号：CN202410814338.4
申请日：2024-06-21
Applicant: 中国科学院微电子研究所
Abstract: 本申请公开了一种堆叠纳米片围栅场效应晶体管的制备方法及场效应晶体管。该制备方法包括：在衬底上沉积形成叠层，叠层包括交替层叠设置的多个硅材料纳米片层与多个硅合金层；刻蚀硅合金层形成第一回缩腔，第一回缩腔位于相邻两个硅材料纳米片层之间；在第一回缩腔中制备覆盖第一回缩腔内侧表面的保护层，保护层凹陷形成第二回缩腔；基于第二回缩腔制备位于衬底上的栅极和两个源漏极，栅极与任一源漏极之间均形成有一空气侧墙；去除第一空间内的第一介电常数介质，第一空间为空气侧墙内由最高层的硅材料纳米片层上表面、栅极、以及任一源漏极所围成的空间，制备的晶体管结构较为简单，大幅降低了寄生电容，能够提高晶体管所在电路的工作效率。
-
公开(公告)号：CN118352363A
公开(公告)日：2024-07-16
申请号：CN202410480045.7
申请日：2024-04-19
Applicant: 中国科学院微电子研究所
IPC: H01L27/092 , H01L29/51 , H01L21/8238 , B82Y10/00 , B82Y30/00 , B82Y40/00
Abstract: 本申请提供一种堆叠纳米片环栅场效应晶体管及其制造方法，衬底具有多个第一掺杂区域和多个第二掺杂区域，第一掺杂区域上方具有堆叠的多个第一半导体层，第二掺杂区域上方具有堆叠的多个第二半导体层；在多个第一半导体层之间和多个第二半导体层之间，具有依次包围的界面氧化层、第一高k介质层、第二高k介质层、隔离层和金属栅；第一高k介质层的静电偶极子的方向，与第二高k介质层的静电偶极子的方向相反；位于第一目标区域内的第一高k介质层的第一厚度，与位于第二目标区域内的第一高k介质层的第二厚度不同，实现CMOS器件多阈值与单种器件多阈值，提高器件多阈值集成的准确度，能够扩大阈值电压的调整范围。
-
Patent Agency Ranking
公开(公告)号：CN118352360A
公开(公告)日：2024-07-16
申请号：CN202410476081.6
申请日：2024-04-19
Applicant: 中国科学院微电子研究所
IPC: H01L27/092 , H01L29/51 , H01L21/8238 , B82Y10/00 , B82Y30/00 , B82Y40/00
Abstract: 本申请提供一种半导体器件及其制造方法，半导体器件包括：衬底，衬底包括N型区域和P型区域，分别设置在N型区域和P型区域的第一纳米片和第二纳米片。可以在第一纳米片或第二纳米片的表面设置环绕其的第一介质层以及第二介质层。第一介质层和第二介质层中的一种为第一类型高k介质层，另一种为第二类型高k介质层。也就是说，无论第一介质层和第二介质层是哪一种类型的高k介质层，都能够极化产生方向相反的电场，从而利用方向相反的电场调控半导体器件的阈值。相较于仅仅利用功函数层对半导体器件的阈值进行控制，利用第一介质层和第二介质层辅助半导体器件进行阈值控制更为精确，能够实现阈值的精细、多级控制及大范围调控，提高器件性能。
-
公开(公告)号：CN118136666A
公开(公告)日：2024-06-04
申请号：CN202311367875.0
申请日：2023-10-20
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种空气侧墙堆叠纳米片环栅器件及制备方法。一种空气侧墙堆叠纳米片环栅器件，其包括：表面具有浅沟槽隔离结构的衬底；设置于所述衬底上方的纳米片堆栈部，其中，所述纳米片堆栈部包括多个纳米片形成的叠层，所述纳米片形成的叠层构成多个导电沟道；环绕式栅极，其环绕所述纳米片堆栈部；源漏区，位于所述纳米片堆栈部的相对的两侧，所述源漏区与环绕式栅极之间设置有空侧墙；所述空侧墙内部填充有空气、还原性气体或者惰性气体中的至少一种。本发明实现了全空气侧墙隔离，大幅降低了器件的寄生电容，并且工艺稳定，结构可以精确控制。
-
公开(公告)号：CN118053851A
公开(公告)日：2024-05-17
申请号：CN202311869432.1
申请日：2023-12-29
Applicant: 中国科学院微电子研究所
IPC: H01L23/538 , H01L27/088 , H01L21/8234
Abstract: 一种半导体结构及其形成方法，方法包括：提供衬底，具有相对的第一面与第二面；在第一面形成第一晶体管结构，包括：位于第一面表面的第一沟道层、位于第一沟道层表面的第一栅极结构以及分别位于第一栅极结构两侧的第一源漏外延层；提供第二晶体管结构，将第二晶体管结构键合于衬底的第二面，第二晶体管结构包括：键合于第二面的第二沟道层、位于第二沟道层表面的第二栅极结构、以及分别位于第二栅极结构两侧的第二源漏外延层；在第二源漏外延层与衬底内形成第一导电插塞，第一导电插塞与第一源漏外延层电连接；在第一导电插塞和第二栅极结构上形成第一互连层。减小各晶体管结构之间和第一晶体管结构与第一互连层之间距离，提升半导体结构集成度。
-
公开(公告)号：CN117995903A
公开(公告)日：2024-05-07
申请号：CN202311786481.9
申请日：2023-12-22
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/16 , H01L23/373 , H01L21/336
Abstract: 本发明涉及一种纳米片环栅晶体管及其制备方法。一种纳米片环栅晶体管，其包括：表面具有浅沟槽隔离结构的衬底；设置于衬底上方的纳米片堆栈部，其中，纳米片堆栈部包括多个纳米片形成的叠层，纳米片形成的叠层构成多个导电沟道，纳米片为石墨烯纳米片；环绕式栅极，其环绕纳米片堆栈部；源漏区，位于纳米片堆栈部的相对的两侧，源漏区与环绕式栅极之间设置有侧墙。发明选用石墨烯作为纳米片环栅晶体管的纳米片沟道可以大幅提高器件的电子传输速度。
-
公开(公告)号：CN111312819B
公开(公告)日：2024-04-09
申请号：CN201911113939.8
申请日：2019-11-14
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种堆叠纳米线或片环栅器件，包括：硅衬底；堆叠纳米线或片，形成在硅衬底上方，且沿第一方向延伸，堆叠纳米线或片包括若干上下层叠的纳米线或片；栅堆叠，栅堆叠包围每个堆叠纳米线或片，且沿第二方向延伸，栅堆叠沿第一方向两侧的侧壁上形成有第一侧墙；源/漏区，位于每个栅堆叠沿第一方向的两侧；沟道区，包括位于第一侧墙之间的堆叠纳米线或片；其中，堆叠纳米线或片与硅衬底之间具有向内凹入的凹口结构，凹口结构内形成有隔离物，隔离物能够将堆叠纳米线或片与硅衬底隔离；确保硅基沟道，或，Ge等高迁移率沟道在保持高性能的条件下降低漏电流，从而改善器件特性。同时，本发明还提供一种堆叠纳米线或片环栅器件的制备方法。
-
-
-
-
-
-
-
-
-
Search Results
213
records
(took 0.043 seconds)
