公开(公告)号：CN108022873B

公开(公告)日：2023-05-23

申请号：CN201711077862.4

申请日：2017-11-06

Applicant: 三星电子株式会社

Inventor： 王维一 ,  博尔纳·J·奥布拉多维奇 ,  马克·S·罗德尔 ,  帝泰什·拉克西特 ,  克里斯·鲍温

IPC: H01L21/768 ,  H01L21/336 ,  H01L29/78

Abstract: 提供了一种半导体器件及其制造方法，所述半导体器件包括：一系列金属布线层以及位于金属布线层中的上金属布线层上的互补成对的平面场效应晶体管(FET)。上金属布线层为M3或比M3更高的层。每个FET包括结晶材料的沟道区。结晶材料可以包括多晶硅。上金属布线层M3或比M3更高的层可以包括钴。

公开(公告)号：CN107768445A

公开(公告)日：2018-03-06

申请号：CN201710469652.3

申请日：2017-06-20

Applicant: 三星电子株式会社

Inventor： 马克·S·罗德尔 ,  王维一 ,  秦晓叶 ,  罗伯特·M·华莱士

IPC: H01L29/78 ,  H01L29/20 ,  H01L21/336

Abstract: 本发明涉及一种半导体装置及其制造方法，具体地，涉及一种金属氧化物半导体场效应晶体管(MOSFET)。所述MOSFET包括：基底，具有源区、漏区和位于源区与漏区之间的沟道区，所述基底具有在其上的包括三种元素的外延的III-V族材料；源电极，位于源区上方；漏电极，位于漏区上方；以及在沟道区中的晶体氧化物层，包括形成外延的III-V族材料上的氧化物，外延的III-V族材料包括三种元素。

公开(公告)号：CN109801878B

公开(公告)日：2024-07-12

申请号：CN201811189363.9

申请日：2018-10-12

Applicant: 三星电子株式会社

Inventor： 王维一

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开提供一种半导体装置和一种为半导体装置的多个组件提供栅极结构的方法。所述方法在所述组件的第一部分上提供第一偶极组合。所述第一偶极组合包括第一偶极层及位于所述第一偶极层上的第一高介电常数层。在所述组件的第二部分上提供第二偶极组合，所述第二偶极组合包括第二偶极层及位于所述第二偶极层上的第二高介电常数层。所述第一偶极组合不同于所述第二偶极组合。在所述第一偶极组合及所述第二偶极组合上提供至少一个逸出功金属层。在所述提供所述逸出功金属层的步骤之后，执行低温退火。在所述逸出功金属层上形成接触金属层。本公开的方法可在加极度按比例缩放的节点改善多阈值电压晶体管的性能。

公开(公告)号：CN105185692B

公开(公告)日：2019-07-19

申请号：CN201510126114.5

申请日：2015-03-20

Applicant: 三星电子株式会社

Inventor： 王维一 ,  马克·S·罗德

IPC: H01L21/02 ,  H01L21/336

CPC classification number: H01L21/0262 ,  H01L21/02373 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/02587 ,  H01L21/02658 ,  H01L21/3063 ,  H01L21/324 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/786

Abstract: 本发明公开了一种应变弛豫方法、一种形成应变弛豫半导体层的方法和一种形成半导体器件的方法。提供了形成应变弛豫半导体层的方法，其中，在半导体基底的表面中形成多孔区。在多孔区上形成与半导体基底晶格匹配的第一半导体层。在第一半导体层上形成第二半导体层，第二半导体层形成为应变层。然后，弛豫第二半导体层。

公开(公告)号：CN107424929A

公开(公告)日：2017-12-01

申请号：CN201710346507.6

申请日：2017-05-17

Applicant: 三星电子株式会社

Inventor： 王维一 ,  马克·S·罗德尔 ,  博尔纳·J·奥布拉多维奇 ,  达尔门达·雷迪·帕勒 ,  洪俊顾

IPC: H01L21/335 ,  H01L29/775 ,  H01L29/06 ,  H01L29/165 ,  B82Y10/00

CPC classification number: H01L29/66553 ,  H01L21/02236 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0259 ,  H01L29/045 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/1054 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/66439 ,  B82Y10/00 ,  H01L29/165 ,  H01L29/775

Abstract: 提供了一种形成用于半导体器件的纳米片堆叠件的方法，所述方法包括：在底层上形成多个牺牲层和至少一个沟道层的堆叠件，其中，牺牲层与底层接触，每个沟道层与牺牲层中的至少一个接触，牺牲层由SiGe形成，所述至少一个沟道层由Si形成；在所述堆叠件中形成至少一个源极/漏极沟槽区域以暴露SiGe牺牲层的表面和所述至少一个Si沟道层的表面；在湿氧或者臭氧和UV的环境中氧化SiGe牺牲层的暴露的表面和所述至少一个Si层的暴露的表面。

公开(公告)号：CN105185692A

公开(公告)日：2015-12-23

申请号：CN201510126114.5

申请日：2015-03-20

Applicant: 三星电子株式会社

Inventor： 王维一 ,  马克·S·罗德

IPC: H01L21/02 ,  H01L21/336

CPC classification number: H01L21/0262 ,  H01L21/02373 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/02587 ,  H01L21/02658 ,  H01L21/3063 ,  H01L21/324 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/786 ,  H01L21/0203 ,  H01L21/02694

Abstract: 本发明公开了一种应变弛豫方法、一种形成应变弛豫半导体层的方法和一种形成半导体器件的方法。提供了形成应变弛豫半导体层的方法，其中，在半导体基底的表面中形成多孔区。在多孔区上形成与半导体基底晶格匹配的第一半导体层。在第一半导体层上形成第二半导体层，第二半导体层形成为应变层。然后，弛豫第二半导体层。

公开(公告)号：CN107768445B

公开(公告)日：2022-05-17

申请号：CN201710469652.3

申请日：2017-06-20

Applicant: 三星电子株式会社

Inventor： 马克·S·罗德尔 ,  王维一 ,  秦晓叶 ,  罗伯特·M·华莱士

IPC: H01L29/78 ,  H01L29/20 ,  H01L21/336

Abstract: 本发明涉及一种半导体装置及其制造方法，具体地，涉及一种金属氧化物半导体场效应晶体管(MOSFET)。所述MOSFET包括：基底，具有源区、漏区和位于源区与漏区之间的沟道区，所述基底具有在其上的包括三种元素的外延的III‑V族材料；源电极，位于源区上方；漏电极，位于漏区上方；以及在沟道区中的晶体氧化物层，包括形成外延的III‑V族材料上的氧化物，外延的III‑V族材料包括三种元素。

公开(公告)号：CN109801878A

公开(公告)日：2019-05-24

申请号：CN201811189363.9

申请日：2018-10-12

Applicant: 三星电子株式会社

Inventor： 王维一

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开提供一种半导体装置和一种为半导体装置的多个组件提供栅极结构的方法。所述方法在所述组件的第一部分上提供第一偶极组合。所述第一偶极组合包括第一偶极层及位于所述第一偶极层上的第一高介电常数层。在所述组件的第二部分上提供第二偶极组合，所述第二偶极组合包括第二偶极层及位于所述第二偶极层上的第二高介电常数层。所述第一偶极组合不同于所述第二偶极组合。在所述第一偶极组合及所述第二偶极组合上提供至少一个逸出功金属层。在所述提供所述逸出功金属层的步骤之后，执行低温退火。在所述逸出功金属层上形成接触金属层。本公开的方法可在加极度按比例缩放的节点改善多阈值电压晶体管的性能。

公开(公告)号：CN109712935B

公开(公告)日：2023-11-24

申请号：CN201811228091.9

申请日：2018-10-22

Applicant: 三星电子株式会社

Inventor： 王维一 ,  M.S.罗德 ,  B.J.奥布拉多维奇 ,  洪俊顾

IPC: H01L21/8238 ,  H01L27/092 ,  H01L21/336

Abstract: 描述了一种用于提供半导体器件的方法和如此形成的器件。掺杂的半导体层沉积在半导体底层上。半导体底层的至少一部分被暴露。用于掺杂的半导体层的掺杂剂选自p型掺杂剂和n型掺杂剂。掺杂的半导体层的紫外辅助低温(UVLT)退火在一气氛中进行。该气氛选自氧化气氛和氮化气氛。氧化气氛用于n型掺杂剂。氮化气氛用于p型掺杂剂。在UVLT退火期间，牺牲层通过掺杂的半导体层形成。掺杂剂通过UVLT退火从掺杂的半导体层驱入半导体底层的所述部分中，从而形成掺杂的半导体底层。然后去除牺牲层。

公开(公告)号：CN106057899B

公开(公告)日：2021-04-02

申请号：CN201610232111.4

申请日：2016-04-14

Applicant: 三星电子株式会社

Inventor： 伯纳·J·欧博阿多威 ,  罗伯特·克里斯图福·博文 ,  缇塔斯·拉克施特 ,  王维一 ,  马克·S·罗德尔

IPC: H01L29/78

Abstract: 提供了多层鳍式场效应晶体管装置。所述装置可以包括位于基底上的鳍形沟道结构。沟道结构可以包括堆叠在基底上的应力层和位于应力层之间的沟道层，应力层可以包括半导体材料，所述半导体材料具有足以将载流子约束到沟道层的宽带隙，并具有与沟道层的晶格常数不同的晶格常数以诱导沟道层中的应力。所述装置还可以包括位于沟道结构的相应的第一相对侧上的源/漏区和位于沟道结构的第二相对侧上并位于源/漏区之间的栅极。