公开(公告)号：CN1507034A

公开(公告)日：2004-06-23

申请号：CN200310120429.6

申请日：2003-12-10

Applicant: 三星电子株式会社

Inventor： 朴昌敏 ,  李重泫 ,  赵汉九 ,  朴俊洙

IPC: H01L21/8242 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L21/76897 ,  H01L21/76895 ,  H01L27/10855 ,  H01L27/10894 ,  H01L28/91 ,  Y10S438/942

Abstract: 提供制造具有接触体的半导体器件的方法，接触体在位线方向延伸，以增加接触体和存储电极之间的接触面积。在一个方面，方法包括在半导体衬底上形成栅极线，形成覆盖栅极线的第一绝缘层，形成第一接触焊盘和第二接触焊盘，通过贯穿第一绝缘层电连接到栅极线之间的半导体衬底。而且，形成覆盖第一接触焊盘和第二接触焊盘的第二绝缘层，形成跨越栅极线的位线并通过贯穿第二绝缘层电连接到第二接触焊盘。此外，形成覆盖位线的第三绝缘层，并有选择地刻蚀，以形成与位线交叉并露出第一接触焊盘的带型开口。

公开(公告)号：CN107546122B

公开(公告)日：2021-09-28

申请号：CN201710426584.2

申请日：2017-06-08

Applicant: 三星电子株式会社

Inventor： 张胤京 ,  金相辰 ,  朴东云 ,  朴俊洙 ,  杨昌宰 ,  尹广燮 ,  朱惠卿

IPC: H01L21/28 ,  H01L29/423

Abstract: 一种用于制造半导体器件的方法包括：堆叠半导体层、第一牺牲层和第二牺牲层；图案化第二牺牲层以形成第二牺牲图案；在第二牺牲图案的两侧上形成间隔物图案，其中间隔物图案的间距是恒定的，并且间隔物图案的宽度是恒定的；去除第二牺牲图案；形成覆盖间隔物图案的掩模层；在掩模层上形成支持图案，其中支持图案的宽度大于间隔物图案的宽度，并且支持图案与间隔物图案交叠；将支持图案和间隔物图案转移到第一牺牲层上以形成栅极图案和支持图案；以及将栅极图案和支持图案转移到半导体层上以形成栅极和支持栅极。

公开(公告)号：CN100394584C

公开(公告)日：2008-06-11

申请号：CN200310120429.6

申请日：2003-12-10

Applicant: 三星电子株式会社

Inventor： 朴昌敏 ,  李重泫 ,  赵汉九 ,  朴俊洙

IPC: H01L21/8242 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L21/76897 ,  H01L21/76895 ,  H01L27/10855 ,  H01L27/10894 ,  H01L28/91 ,  Y10S438/942

Abstract: 提供制造具有接触体的半导体器件的方法，接触体在位线方向延伸，以增加接触体和存储电极之间的接触面积。在一个方面，方法包括在半导体衬底上形成栅极线，形成覆盖栅极线的第一绝缘层，形成第一接触焊盘和第二接触焊盘，通过贯穿第一绝缘层电连接到栅极线之间的半导体衬底。而且，形成覆盖第一接触焊盘和第二接触焊盘的第二绝缘层，形成跨越栅极线的位线并通过贯穿第二绝缘层电连接到第二接触焊盘。此外，形成覆盖位线的第三绝缘层，并有选择地刻蚀，以形成与位线交叉并露出第一接触焊盘的带型开口。

公开(公告)号：CN107017235B

公开(公告)日：2019-11-19

申请号：CN201610890120.2

申请日：2016-10-12

Applicant: 三星电子株式会社

Inventor： 金载熙 ,  河淳穆 ,  金钟赫 ,  朴俊洙

IPC: H01L23/64 ,  H01L21/02

Abstract: 本发明提供一种半导体器件及其制造方法。制造半导体器件的方法包括在基板的第一和第二芯片区域上分别形成包括选择元件的第一和第二下结构、在第一和第二下结构上分别形成第一和第二模层、在第一和第二模层上分别形成第一和第二支撑层、图案化第一支撑层和第一模层以形成暴露第一下结构的第一孔、在第一孔中形成第一下电极、通过选择性地图案化第一支撑层而保留第二支撑层而形成包括至少一个开口的支撑图案、以及通过开口去除第一模层。支撑图案的顶表面设置在与第二支撑层的顶表面基本上相同的水平处。

公开(公告)号：CN107017235A

公开(公告)日：2017-08-04

申请号：CN201610890120.2

申请日：2016-10-12

Applicant: 三星电子株式会社

Inventor： 金载熙 ,  河淳穆 ,  金钟赫 ,  朴俊洙

IPC: H01L23/64 ,  H01L21/02

Abstract: 本发明提供一种半导体器件及其制造方法。制造半导体器件的方法包括在基板的第一和第二芯片区域上分别形成包括选择元件的第一和第二下结构、在第一和第二下结构上分别形成第一和第二模层、在第一和第二模层上分别形成第一和第二支撑层、图案化第一支撑层和第一模层以形成暴露第一下结构的第一孔、在第一孔中形成第一下电极、通过选择性地图案化第一支撑层而保留第二支撑层而形成包括至少一个开口的支撑图案、以及通过开口去除第一模层。支撑图案的顶表面设置在与第二支撑层的顶表面基本上相同的水平处。

公开(公告)号：CN117769245A

公开(公告)日：2024-03-26

申请号：CN202310707296.X

申请日：2023-06-14

Applicant: 三星电子株式会社

Inventor： 朴俊洙 ,  具奉珍 ,  金奉秀 ,  金润载 ,  禹东秀

IPC: H10B12/00

Abstract: 提供了一种集成电路装置，所述集成电路装置包括：基底，包括各自沿第一方向延伸的第一有源区域和第二有源区域；位线，在基底的第一沟槽中沿第一方向延伸，并且在垂直于第一方向的第二方向上布置在第一有源区域与第二有源区域之间；接触结构，包括接触位线的下接触件和接触第一有源区域的上接触件；字线，在基底的第二沟槽中沿第二方向延伸；多个接合垫，在基底上；以及电容器结构，包括在多个接合垫上的多个下电极，其中，位线和字线掩埋在基底的上表面下方。

公开(公告)号：CN107546122A

公开(公告)日：2018-01-05

申请号：CN201710426584.2

申请日：2017-06-08

Applicant: 三星电子株式会社

Inventor： 张胤京 ,  金相辰 ,  朴东云 ,  朴俊洙 ,  杨昌宰 ,  尹广燮 ,  朱惠卿

IPC: H01L21/28 ,  H01L29/423

CPC classification number: H01L21/28123 ,  H01L21/0337 ,  H01L21/823431 ,  H01L21/823456

Abstract: 一种用于制造半导体器件的方法包括：堆叠半导体层、第一牺牲层和第二牺牲层；图案化第二牺牲层以形成第二牺牲图案；在第二牺牲图案的两侧上形成间隔物图案，其中间隔物图案的间距是恒定的，并且间隔物图案的宽度是恒定的；去除第二牺牲图案；形成覆盖间隔物图案的掩模层；在掩模层上形成支持图案，其中支持图案的宽度大于间隔物图案的宽度，并且支持图案与间隔物图案交叠；将支持图案和间隔物图案转移到第一牺牲层上以形成栅极图案和支持图案；以及将栅极图案和支持图案转移到半导体层上以形成栅极和支持栅极。

公开(公告)号：CN101241303A

公开(公告)日：2008-08-13

申请号：CN200810088172.3

申请日：2008-01-11

Applicant: 三星电子株式会社

Inventor： 朴俊洙 ,  吕起成 ,  郭判硕 ,  赵汉九 ,  李芝英

IPC: G03F1/14 ,  G03F7/20 ,  H01L21/00 ,  H01L21/027 ,  H01L21/66 ,  H01L27/02 ,  H01L27/10

CPC classification number: H01L22/12 ,  H01L27/105 ,  H01L27/1052 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件以及控制其图案的方法，其中可根据图案的临界尺寸(CD)，单独地控制由双图案化工艺形成的图案的电特性。该方法包括控制具有不同CD的两个或更多图案，从而最优地操作该图案。基于图案的CD，由提供给图案的信号单独地控制该图案。通过控制提供给各个图案的信号的大小和应用时间，控制该信号。