-
公开(公告)号：CN108206134A
公开(公告)日：2018-06-26
申请号：CN201711374869.2
申请日：2017-12-19
Applicant: 三星电子株式会社
IPC: H01L21/3213 , H01L49/02
Abstract: 一种形成微图案的方法包括：在基板上形成模层和支撑材料层；图案化模层和支撑材料层以形成凹槽图案；在凹槽图案中形成导体图案；去除支撑材料层的上部分以使得导体图案的上部分突出；在支撑材料层上形成嵌段共聚物层；处理嵌段共聚物层以将嵌段共聚物层相分离成多个嵌段部分；选择性地去除相分离的所述多个嵌段部分中的一些；以及去除支撑材料层以在与已去除的嵌段部分中的每个对应的位置处暴露模层。
-
公开(公告)号：CN110908237A
公开(公告)日：2020-03-24
申请号：CN201910857744.8
申请日：2019-09-11
Applicant: 三星电子株式会社
IPC: G03F1/38
Abstract: 提供了一种用于负显影的光掩模。所述光掩模包括：主区域；以及划道区域，围绕主区域并包括第一道和第二道。第一道和第二道相对于主区域设置在彼此的第一相对侧处。第一道包括在第一方向上延伸的第一子道和在第一方向上延伸的第二子道。第一子道包括第一虚设图案，第二子道包括第二虚设图案。第一虚设图案和第二虚设图案被构造为将超过光阈值剂量的光辐射到负性光致抗蚀剂的设置在光掩模的第一道下方的第一部分。
-
公开(公告)号：CN108931882A
公开(公告)日：2018-12-04
申请号：CN201810299234.9
申请日：2018-04-04
Applicant: 三星电子株式会社
IPC: G03F1/26
Abstract: 提供了制造相移掩模的方法和制造半导体器件的方法。制造相移掩模的方法包括准备透射衬底，第一掩模区域和围绕第一掩模区域的第二掩模区域被限定在透射衬底上。在第一掩模区域中，主图案形成为在第一方向和垂直于第一方向的第二方向上具有第一节距。主图案的每个具有第一面积。在至少一行中，辅助图案以第一节距形成为围绕主图案。辅助图案的每个具有小于第一面积的第二面积。在第二掩模区域中，虚设图案形成为多个行。虚设图案以第一节距围绕辅助图案。虚设图案的每个具有大于第一面积的第三面积。
-
Patent Agency Ranking
公开(公告)号：CN107017235B
公开(公告)日：2019-11-19
申请号：CN201610890120.2
申请日：2016-10-12
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体器件及其制造方法。制造半导体器件的方法包括在基板的第一和第二芯片区域上分别形成包括选择元件的第一和第二下结构、在第一和第二下结构上分别形成第一和第二模层、在第一和第二模层上分别形成第一和第二支撑层、图案化第一支撑层和第一模层以形成暴露第一下结构的第一孔、在第一孔中形成第一下电极、通过选择性地图案化第一支撑层而保留第二支撑层而形成包括至少一个开口的支撑图案、以及通过开口去除第一模层。支撑图案的顶表面设置在与第二支撑层的顶表面基本上相同的水平处。
-
公开(公告)号：CN107017235A
公开(公告)日：2017-08-04
申请号：CN201610890120.2
申请日：2016-10-12
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体器件及其制造方法。制造半导体器件的方法包括在基板的第一和第二芯片区域上分别形成包括选择元件的第一和第二下结构、在第一和第二下结构上分别形成第一和第二模层、在第一和第二模层上分别形成第一和第二支撑层、图案化第一支撑层和第一模层以形成暴露第一下结构的第一孔、在第一孔中形成第一下电极、通过选择性地图案化第一支撑层而保留第二支撑层而形成包括至少一个开口的支撑图案、以及通过开口去除第一模层。支撑图案的顶表面设置在与第二支撑层的顶表面基本上相同的水平处。
-
公开(公告)号：CN110908237B
公开(公告)日：2024-05-24
申请号：CN201910857744.8
申请日：2019-09-11
Applicant: 三星电子株式会社
IPC: G03F1/38
Abstract: 提供了一种用于负显影的光掩模。所述光掩模包括：主区域；以及划道区域，围绕主区域并包括第一道和第二道。第一道和第二道相对于主区域设置在彼此的第一相对侧处。第一道包括在第一方向上延伸的第一子道和在第一方向上延伸的第二子道。第一子道包括第一虚设图案，第二子道包括第二虚设图案。第一虚设图案和第二虚设图案被构造为将超过光阈值剂量的光辐射到负性光致抗蚀剂的设置在光掩模的第一道下方的第一部分。
-
公开(公告)号：CN108931882B
公开(公告)日：2023-03-10
申请号：CN201810299234.9
申请日：2018-04-04
Applicant: 三星电子株式会社
IPC: G03F1/26
Abstract: 提供了制造相移掩模的方法和制造半导体器件的方法。制造相移掩模的方法包括准备透射衬底，第一掩模区域和围绕第一掩模区域的第二掩模区域被限定在透射衬底上。在第一掩模区域中，主图案形成为在第一方向和垂直于第一方向的第二方向上具有第一节距。主图案的每个具有第一面积。在至少一行中，辅助图案以第一节距形成为围绕主图案。辅助图案的每个具有小于第一面积的第二面积。在第二掩模区域中，虚设图案形成为多个行。虚设图案以第一节距围绕辅助图案。虚设图案的每个具有大于第一面积的第三面积。
-
公开(公告)号：CN108206134B
公开(公告)日：2020-12-22
申请号：CN201711374869.2
申请日：2017-12-19
Applicant: 三星电子株式会社
IPC: H01L21/3213 , H01L49/02
Abstract: 一种形成微图案的方法包括：在基板上形成模层和支撑材料层；图案化模层和支撑材料层以形成凹槽图案；在凹槽图案中形成导体图案；去除支撑材料层的上部分以使得导体图案的上部分突出；在支撑材料层上形成嵌段共聚物层；处理嵌段共聚物层以将嵌段共聚物层相分离成多个嵌段部分；选择性地去除相分离的所述多个嵌段部分中的一些；以及去除支撑材料层以在与已去除的嵌段部分中的每个对应的位置处暴露模层。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.027 seconds)
