公开(公告)号：CN107546122A

公开(公告)日：2018-01-05

申请号：CN201710426584.2

申请日：2017-06-08

Applicant: 三星电子株式会社

Inventor： 张胤京 ,  金相辰 ,  朴东云 ,  朴俊洙 ,  杨昌宰 ,  尹广燮 ,  朱惠卿

IPC: H01L21/28 ,  H01L29/423

CPC classification number: H01L21/28123 ,  H01L21/0337 ,  H01L21/823431 ,  H01L21/823456

Abstract: 一种用于制造半导体器件的方法包括：堆叠半导体层、第一牺牲层和第二牺牲层；图案化第二牺牲层以形成第二牺牲图案；在第二牺牲图案的两侧上形成间隔物图案，其中间隔物图案的间距是恒定的，并且间隔物图案的宽度是恒定的；去除第二牺牲图案；形成覆盖间隔物图案的掩模层；在掩模层上形成支持图案，其中支持图案的宽度大于间隔物图案的宽度，并且支持图案与间隔物图案交叠；将支持图案和间隔物图案转移到第一牺牲层上以形成栅极图案和支持图案；以及将栅极图案和支持图案转移到半导体层上以形成栅极和支持栅极。

公开(公告)号：CN116741777A

公开(公告)日：2023-09-12

申请号：CN202310190812.6

申请日：2023-03-01

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  柳志秀 ,  俞炫圭 ,  张胤京 ,  郑珉在

IPC: H01L27/092 ,  H01L27/02

Abstract: 一种集成电路可以包括：第一有源图案组，在第一行中沿第一方向延伸并且包括在第一方向上彼此重叠的多个有源图案，第一行沿第一方向延伸；以及多个栅电极，在第一行中沿垂直于第一方向的第二方向延伸，其中，第一有源图案组中的在第一方向上彼此相邻的两个有源图案可以在第二方向上具有相同的宽度，或在第二方向上具有相差第一偏移量或第二偏移量的宽度。

公开(公告)号：CN107546122B

公开(公告)日：2021-09-28

申请号：CN201710426584.2

申请日：2017-06-08

Applicant: 三星电子株式会社

Inventor： 张胤京 ,  金相辰 ,  朴东云 ,  朴俊洙 ,  杨昌宰 ,  尹广燮 ,  朱惠卿

IPC: H01L21/28 ,  H01L29/423

Abstract: 一种用于制造半导体器件的方法包括：堆叠半导体层、第一牺牲层和第二牺牲层；图案化第二牺牲层以形成第二牺牲图案；在第二牺牲图案的两侧上形成间隔物图案，其中间隔物图案的间距是恒定的，并且间隔物图案的宽度是恒定的；去除第二牺牲图案；形成覆盖间隔物图案的掩模层；在掩模层上形成支持图案，其中支持图案的宽度大于间隔物图案的宽度，并且支持图案与间隔物图案交叠；将支持图案和间隔物图案转移到第一牺牲层上以形成栅极图案和支持图案；以及将栅极图案和支持图案转移到半导体层上以形成栅极和支持栅极。