-
Patent Agency Ranking
公开(公告)号：CN101425341A
公开(公告)日：2009-05-06
申请号：CN200810173861.4
申请日：2008-10-29
Applicant: 尔必达存储器株式会社
Abstract: 本发明提供了一种包括反熔丝电路的半导体器件和向反熔丝电路写入缺陷地址的方法。根据本发明的反熔丝电路包括：反熔丝元件，以非易失的方式来保持数据；锁存电路，暂时地保持要被写入到反熔丝元件的数据。能够以纳秒的数量级执行对锁存电路的写入，因而，即使当各自不同的缺陷地址被写入到多个芯片时，可以在非常短的时间段完成对锁存电路的写过程。由此，可以对芯片并行地执行对反熔丝元件的写入的实际过程，结果，可以以高速执行对反熔丝元件的写入过程。
-
公开(公告)号：CN102903390A
公开(公告)日：2013-01-30
申请号：CN201210345388.X
申请日：2008-10-29
Applicant: 尔必达存储器株式会社
CPC classification number: G11C17/18 , G11C17/165 , G11C29/785 , G11C2029/4402
Abstract: 本发明提供了一种包括反熔丝电路的半导体器件和向反熔丝电路写入地址的方法。根据本发明的反熔丝电路包括：反熔丝元件，以非易失的方式来保持数据；锁存电路，暂时地保持要被写入到反熔丝元件的数据。能够以纳秒的数量级执行对锁存电路的写入，因而，即使当各自不同的缺陷地址被写入到多个芯片时，可以在非常短的时间段完成对锁存电路的写过程。由此，可以对芯片并行地执行对反熔丝元件的写入的实际过程，结果，可以以高速执行对反熔丝元件的写入过程。
-
公开(公告)号：CN101425341B
公开(公告)日：2013-02-27
申请号：CN200810173861.4
申请日：2008-10-29
Applicant: 尔必达存储器株式会社
Abstract: 本发明提供了一种包括反熔丝电路的半导体器件和向反熔丝电路写入缺陷地址的方法。根据本发明的反熔丝电路包括：反熔丝元件，以非易失的方式来保持数据；锁存电路，暂时地保持要被写入到反熔丝元件的数据。能够以纳秒的数量级执行对锁存电路的写入，因而，即使当各自不同的缺陷地址被写入到多个芯片时，可以在非常短的时间段完成对锁存电路的写过程。由此，可以对芯片并行地执行对反熔丝元件的写入的实际过程，结果，可以以高速执行对反熔丝元件的写入过程。
-
公开(公告)号：CN100354971C
公开(公告)日：2007-12-12
申请号：CN02829837.3
申请日：2002-11-08
Applicant: 株式会社日立制作所 , 尔必达存储器株式会社 , 日立超大规模集成电路系统株式会社
IPC: G11C7/06
CPC classification number: G11C7/062 , G11C5/063 , G11C7/065 , G11C7/08 , G11C7/1078 , G11C7/1096 , G11C7/12 , G11C7/18 , G11C8/08 , G11C11/4087 , G11C11/4091 , G11C11/4094 , G11C11/4096 , G11C11/4097 , G11C29/1201 , G11C2207/002 , G11C2207/005 , H01L27/0207 , H01L27/10814 , H01L27/10882 , H01L27/10897
Abstract: 本发明的直接读出放大器，在作为位线连接到栅极的差动对而动作的MOS晶体管和RLIO线之间，设置由在位线方向上布线的读出列选择线所控制的MOS晶体管而使其隔离，进而，把作为差动对而动作的MOS晶体管的源极连接到在字线方向上布线的共同源极线上。在读出动作时，通过利用读出列选择线和共同源极线仅在选择栅网上激活直接读出放大器，而大幅度地减少读出动作时的消耗电力。而且，从局部IO线隔离作为差动对动作的MOS晶体管的寄生电容，减少局部IO线的负载能力，实现读出速度的高速化。另外，降低读出动作中的局部IO线的负载能力的数据模式依赖性，使制造后的试验容易化。
-
公开(公告)号：CN1695249A
公开(公告)日：2005-11-09
申请号：CN02829837.3
申请日：2002-11-08
Applicant: 株式会社日立制作所 , 尔必达存储器株式会社 , 日立超大规模集成电路系统株式会社
IPC: H01L27/108 , H01L21/8242 , G11C11/407 , G11C11/409
CPC classification number: G11C7/062 , G11C5/063 , G11C7/065 , G11C7/08 , G11C7/1078 , G11C7/1096 , G11C7/12 , G11C7/18 , G11C8/08 , G11C11/4087 , G11C11/4091 , G11C11/4094 , G11C11/4096 , G11C11/4097 , G11C29/1201 , G11C2207/002 , G11C2207/005 , H01L27/0207 , H01L27/10814 , H01L27/10882 , H01L27/10897
Abstract: 本发明的直接读出放大器，在作为位线连接到栅极的差动对而动作的MOS晶体管和RLIO线之间，设置由在位线方向上布线的列选择线所控制的MOS晶体管而使其隔离，进而，把作为差动对而动作的MOS晶体管的源极连接到在字线方向上布线的共同源极线上。在读出动作时，通过利用列选择线和共同源极线仅在选择栅网上激活直接读出放大器，而大幅度地减少读出动作时的消耗电力。而且，从局部IO线隔离作为差动对动作的MOS晶体管的寄生电容，减少局部IO线的负载能力，实现读出速度的高速化。另外，降低读出动作中的局部IO线的负载能力的数据模式依赖性，使制造后的试验容易化。
-
-
-
-
Search Results
5
records
(took 0.035 seconds)
