CMOS半导体器件的金属栅极结构

    公开(公告)号:CN102637685A

    公开(公告)日:2012-08-15

    申请号:CN201210020308.3

    申请日:2012-01-19

    CPC classification number: H01L21/823842 H01L21/823871

    Abstract: 本发明关于集成电路制造,更具体地说是关于金属栅极结构。CMOS半导体器件的示例性结构包括衬底,该衬底包括P-有源区域,N-有源区域,和插入所述P-有源区域和所述N-有源区域之间的隔离区域;在P-有源区域上方的P-金属栅电极,P-金属栅电极延伸到隔离区域的上方;和在N-有源区域上方具有第一宽度的N-金属栅电极,N-金属栅电极延伸到隔离区域的上方并且在隔离区域中具有与P-金属栅电极电接触的接触段,其中接触段具有比第一宽度大的第二宽度。

    半导体装置及其制造方法
    85.
    发明公开

    公开(公告)号:CN102347360A

    公开(公告)日:2012-02-08

    申请号:CN201010569674.5

    申请日:2010-11-24

    CPC classification number: H01L29/513 H01L29/495

    Abstract: 本发明公开了半导体装置及其制造方法,该半导体装置为一种栅极偏移结构的半导体装置,其包含一基底与形成于上述基底的一隔离构造。一有源区是形成于上述基底并实质上邻接上述隔离构造,一界面层是形成于上述基底上及上述隔离构造与上述有源区的上方,一多晶硅层是形成于上述界面层上及上述隔离构造与上述有源区的上方,一沟槽是形成于上述隔离构造上方的上述多晶硅层中,上述沟槽延伸至上述界面层,一填充层是沿着上述沟槽的轮廓形成,而一金属栅极是形成于上述沟槽中。本发明是在未明显增加装置的制造成本的情况下,可抵御高电压,并可提供优于传统装置的性能。

    半导体元件及其制造方法
    86.
    发明公开

    公开(公告)号:CN102347330A

    公开(公告)日:2012-02-08

    申请号:CN201110038174.3

    申请日:2011-02-11

    Abstract: 本发明公开了一种半导体元件及其制造方法,该半导体元件,包括:一基板,具有一第一有源区与一第二有源区;具有第一栅间距的多个第一栅电极,位于该第一有源区之上,其中每一第一栅电极具有一第一宽度;多个第一间隔物,邻近所述多个第一栅电极,其中每一第一间隔物具有一第三宽度;具有与所述多个第一栅电极的相同栅间距的多个第二栅电极,位于该第二有源区之上,其中每一第二栅电极具有大于该第一宽度的一第二宽度;以及多个第二间隔物,邻近所述多个第二栅电极,其中每一第二间隔物具有少于该第三宽度的一第四宽度。本发明的实施例可形成无孔洞的层间介电层,进而改善了元件表现。

    集成电路结构
    88.
    实用新型

    公开(公告)号:CN220510038U

    公开(公告)日:2024-02-20

    申请号:CN202321412869.8

    申请日:2023-06-05

    Abstract: 提供一种集成电路(IC)结构,包括自基板突出的鳍片结构,包含具第一宽度的第一部分、具不同于第一宽度的第二宽度的第二部分及基板上沿第一方向连续延伸的第三部分,第一及第二宽度沿垂直第一方向的第二方向测量。IC结构包括含有接合第一部分的第一金属栅极堆叠的第一标准单元、含有接合第二部分的第二金属栅极堆叠的第二标准单元及设置于第一与第二标准单元之间的填充单元,其包括连接第一部分至第二部分的第三部分。IC结构更包括定义填充单元的第一及第二边界的介电栅极及第三金属栅极堆叠,介电栅极以单间距间隔与第三金属栅极堆叠分隔。

Patent Agency Ranking