公开(公告)号：CN116745915A

公开(公告)日：2023-09-12

申请号：CN202180083336.7

申请日：2021-12-03

Applicant: 国际商业机器公司

Inventor： 吴恒 ,  谢瑞龙 ,  沈添 ,  赵凯

IPC: H01L27/092

Abstract: 本发明的实施例可以包括垂直场效应晶体管(VFET)结构，以及制造该结构的方法，该结构具有第一VFET和第二VFET。第一VFET可以包括在第一源极/漏极外延体(200)和接触体(280)之间的单个衬垫(260)。第二VFET可以包括在第二源极/漏极外延体(225)和接触体(280)之间的两个衬垫(260)。这可以使不同的VFET器件具有适当的接触衬垫匹配。

公开(公告)号：CN116601775A

公开(公告)日：2023-08-15

申请号：CN202180084899.8

申请日：2021-11-12

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  E·A·德希尔瓦 ,  郭婧 ,  唐浩 ,  池澄

IPC: H01L29/06

Abstract: 提供一种场效应晶体管。该场效应晶体管包括在衬底(110)上的第一源极/漏极、在衬底上的第二源极/漏极、以及在第一源极/漏极和第二源极/漏极之间的沟道区(130)。该场效应晶体管还包括在第一源极/漏极和/或第二源极/漏极的至少三个侧面上的金属衬里(210)，其中该金属衬里覆盖小于第一源极/漏极和/或第二源极/漏极的侧壁的全部长度。该场效应晶体管还包括在金属衬里和第一源极/漏极和/或第二源极/漏极之间的金属‑硅化物(215)，以及在第一源极/漏极和/或第二源极/漏极上的金属衬里上的导电接触(218)，其中该导电接触是与金属衬里的导电材料不同的导电材料。在形成该源极/漏极之后并在沉积该金属衬里之前，进行非晶化步骤。

公开(公告)号：CN114846636A

公开(公告)日：2022-08-02

申请号：CN202080086886.X

申请日：2020-12-14

Applicant: 国际商业机器公司

Inventor： 安藤崇志 ,  谢瑞龙 ,  P.哈希米 ,  A.雷兹尼塞克

IPC: H01L45/00

Abstract: 一种电阻式随机存取存储器(RRAM)结构，包括分别与第一金属连接线和第二金属连接线电耦合的顶部电极和底部电极(106、108)，所述第一金属连接线和所述第二金属连接线提供到所述RRAM结构的电连接。电阻转换材料(106)的层设置在RRAM结构的顶部电极和底部电极(106、108)之间。所述电阻转换材料(106)在至少电场和/或热的影响下表现出可测量的电阻变化。电介质间隔体(324)至少形成于RRAM结构的底部电极的侧壁上。RRAM结构还包括钝化层(326)，其形成在电介质间隔体(324)的上表面上并覆盖顶部电极(110)的侧壁的至少一部分。钝化层(326)与第一金属连接线自对准。

公开(公告)号：CN114270514A

公开(公告)日：2022-04-01

申请号：CN202080059566.5

申请日：2020-10-12

Applicant: 国际商业机器公司

Inventor： C·帕克 ,  程慷果 ,  谢瑞龙 ,  李忠贤

IPC: H01L27/105

Abstract: 一种包括垂直电阻式存储器单元的半导体结构及其制造方法。所述方法包括：在晶体管漏极接触件上方形成牺牲层；在所述牺牲层上方形成第一电介质层；形成穿过所述第一电介质层的单元接触孔；形成穿过所述第一电介质层的接入接触孔并暴露所述牺牲层；去除所述牺牲层由此形成连接所述单元接触孔的底部开口和所述接入接触孔的底部开口的腔体；在所述单元接触孔中通过原子层沉积形成包括接缝的第二电介质层；在所述空腔内形成底部电极，并且所述底部电极与所述漏极接触件、所述第二电介质层和所述接缝接触；以及在所述第一电介质层之上形成顶部电极，并且所述顶部电极与所述第二电介质层和所述接缝接触。

公开(公告)号：CN104517859A

公开(公告)日：2015-04-15

申请号：CN201410524980.5

申请日：2014-10-08

Applicant: 格罗方德半导体公司 ,  国际商业机器公司

Inventor： 谢瑞龙 ,  蔡秀雨 ,  程慷果 ,  A·卡基菲鲁兹

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/0649 ,  H01L21/76224 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/41791 ,  H01L29/42376 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7851 ,  H01L21/28 ,  H01L29/4232

Abstract: 本发明涉及利用替代栅极技术形成鳍式场效晶体管的方法和器件，揭露一种方法包括，除此之外，形成一凸起的隔离柱结构在第一和第二鳍片之间，其中该凸起的隔离柱结构部分分别地定义出第一和第二空间在第一和第二鳍片之间，并形成一栅极结构在该第一和第二鳍片和该凸起的隔离柱结构的周围，其中该栅极结构的至少一部份位于该第一和第二空间中。一示例性器件包括，除此之外，第一和第二鳍片，一凸起的隔离柱结构位于该第一和第二鳍片之间，第一和第二空间由该鳍片和该凸起的隔离柱结构所定义出，且一栅极结构位于该鳍片和该隔离柱结构的部分的周围。

公开(公告)号：CN103972067A

公开(公告)日：2014-08-06

申请号：CN201410044030.2

申请日：2014-01-30

Applicant: 格罗方德半导体公司 ,  国际商业机器公司

Inventor： 谢瑞龙 ,  蔡秀雨 ,  程慷果 ,  A·卡基菲鲁兹

IPC: H01L21/28 ,  H01L29/423

CPC classification number: H01L21/28114 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/66628 ,  H01L29/66636

Abstract: 一种具有取代栅极结构的集成电路及其制造方法，制造集成电路的方法包括形成层间介电(ILD)层于虚拟栅极堆栈上方。虚拟栅极堆栈包括形成于半导体基底上方的虚拟栅极结构、硬掩模层、以及侧壁分隔物。本方法再包括移除虚拟栅极堆栈至少一上方部分以在ILD层内形成第一开口、通过完全移除虚拟栅极堆栈的虚拟栅极结构扩展第一开口以形成第一扩展开口、以及在第一开口内和第一扩展开口内沉积至少一功函数材料层。还有，本方法包括移除第一开口内的部分功函数材料并且在功函数材料的残余部位上方沉积低电阻材料，借以形成包括有功函数材料残余部位和低电阻材料的取代金属栅极结构。

公开(公告)号：CN119999350A

公开(公告)日：2025-05-13

申请号：CN202380070621.4

申请日：2023-11-01

Applicant: 国际商业机器公司

Inventor： 成敏圭 ,  J·福罗吉尔 ,  谢瑞龙 ,  C·帕克

IPC: H10B12/00

Abstract: 提供了一种半导体结构，其包括连接到动态随机存取存储器(DRAM)单元的背侧位线，该DRAM单元包括存在于该结构的前侧中的多个场效应晶体管(FET)和多个DRAM电容器。

公开(公告)号：CN119998949A

公开(公告)日：2025-05-13

申请号：CN202380069672.5

申请日：2023-09-22

Applicant: 国际商业机器公司

Inventor： 李桃 ,  谢瑞龙 ,  程慷果

IPC: H01L23/528 ,  H10D84/85 ,  H01L21/768

Abstract: 半导体芯片器件包括具有后端线层和背侧功率输送网络的衬底。输入功率线电耦合到背侧功率输送网络。虚设晶体管位于具有模拟或数字电路元件的电路中。功率选通晶体管位于虚设晶体管与模拟或数字电路元件之间的电路中。来自功率输入线的功率通过虚设晶体管从背侧功率输送网络提供，并且由功率选通晶体管控制以用于传递到模拟或数字电路元件。该器件使用到虚设晶体管的区域的背侧功率递送来将功率传递到模拟或数字电路元件中，这为功能器件留下更多的前侧占用面积。

公开(公告)号：CN119968941A

公开(公告)日：2025-05-09

申请号：CN202380068530.7

申请日：2023-09-05

Applicant: 国际商业机器公司

Inventor： B·安德森 ,  朱文熙 ,  谢瑞龙 ,  王俊利

IPC: H10D84/03

Abstract: 在晶圆上提供第一VTFET。第二VTFET与晶圆上的第一VTFET相邻。背面电力递送网络位于晶圆的背面上。共享正面接触在晶圆的正面上。共享正面接触连接到第一VTFET的第一顶部源极/漏极区域、第二VTFET的第二顶部源极/漏极区域和背面电力递送网络。

公开(公告)号：CN119948619A

公开(公告)日：2025-05-06

申请号：CN202380068149.0

申请日：2023-08-29

Applicant: 国际商业机器公司

Inventor： 本山幸一 ,  谢瑞龙 ,  J·丘奇 ,  O·格鲁申克夫

IPC: H01L21/768 ,  H10D84/40

Abstract: 半导体器件及其制造方法包括衬底上的第一下部器件和第二下部器件。第一上部器件在第一下部器件之上，并且第二上部器件在第二下部器件之上。第一下部触点从第一上部器件上方的高度延伸，并且与第一下部器件的顶部表面和侧壁表面电接触。第二下部触点从第二上部器件上方的高度延伸，并且与第二下部器件的顶部表面和侧壁表面电接触。绝缘屏障位于第一下部触点和第二下部触点之间。