-
公开(公告)号：CN115483264A
公开(公告)日：2022-12-16
申请号：CN202210935342.7
申请日：2022-08-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 一种半导体装置，包括有源区，在基板上方沿着第一方向延伸，其中有源区包括从源极区通过通道区延伸到漏极区的导电路径；栅极电介质，在通道区的表面上；隔离鳍片，在有源区的第一侧，其中隔离鳍片包括：第一鳍片区，相邻源极区，且具有第一鳍片宽度；第二鳍片区，相邻通道区，且具有第二鳍片宽度；以及第三鳍片区，相邻漏极区，且具有第一鳍片宽度，其中第一鳍片宽度大于第二鳍片宽度；以及栅极电极，在通道区中抵接栅极电介质。
-
公开(公告)号：CN115483156A
公开(公告)日：2022-12-16
申请号：CN202210831591.1
申请日：2022-07-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L29/06
Abstract: 半导体装置的制造方法，用于制造含有自对准气体间隔物的集成电路装置，包括形成虚置栅极、形成侧壁于虚置栅极上、形成虚置层于侧壁上、形成栅极结构于侧壁所定义的开口中、移除第一虚置层的至少一部分以形成第一凹陷于侧壁层与虚置栅极之间，以及盖住第一凹陷以形成第一气体间隔物。
-
公开(公告)号：CN115241186A
公开(公告)日：2022-10-25
申请号：CN202210358148.7
申请日：2022-04-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , B82Y10/00
Abstract: 本公开涉及具有电介质特征的半导体结构及其制造方法。提供了半导体结构及其制造方法。半导体结构包括衬底和形成在衬底之上的纳米结构。半导体结构还包括围绕纳米结构的栅极结构和将栅极结构划分为第一部分和第二部分的第一电介质特征。半导体结构还包括形成在栅极结构之上的金属层。此外，栅极结构的第一部分的顶表面、栅极结构的第二部分的顶表面、以及第一电介质特征的顶表面被金属层覆盖。
-
公开(公告)号：CN113764343A
公开(公告)日：2021-12-07
申请号：CN202110733597.0
申请日：2021-06-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种半导体装置的制造方法包括：提供具有多个通道层的一虚置结构、设置于通道层的相邻通道之间且位于通道层的一横向端点的一内间隔层，以及间隔开多个通道层且包括一栅极介电层及一金属层的一栅极结构。虚置结构设置于邻近一主动区的一主动边缘。进行一金属栅极蚀刻制程，以从栅极结构内去除金属层，而栅极介电层留置于一通道层‑内间隔层界面。在进行金属栅极蚀刻制程后，进行干式蚀刻制程，以形成沿主动边缘的一断开区域。设置于通道层‑内间隔层界面的栅极介电层可防止干式蚀刻制程破坏相邻主动区内的一源极/漏极特征部件。
-
公开(公告)号：CN113725275A
公开(公告)日：2021-11-30
申请号：CN202110194028.3
申请日：2021-02-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L27/088 , H01L21/8234 , H01L21/28
Abstract: 本发明的实施例公开了一种半导体器件及其形成方法。根据本公开的半导体器件包括第一栅极结构和第二栅极结构沿着方向对准，第一金属层设置在所述第一栅极结构上方，第二金属层设置在所述第二栅极结构上方，和栅极隔离结构在所述第一栅极结构和所述第二栅极结构之间以及在所述第一金属层和所述第二金属层之间延伸。
-
Patent Agency Ranking
公开(公告)号：CN112509978A
公开(公告)日：2021-03-16
申请号：CN202010972252.6
申请日：2020-09-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种半导体装置结构的形成方法，包括在一基板中形成一第一源极/漏极结构和一第二源极/漏极结构。此形成方法还包括在前述第一源极/漏极结构、前述第二源极/漏极结构及前述基板的上方形成一第一介电层。此形成方法还包括在第一沟槽中形成一栅极电极。此形成方法还包括去除前述第一介电层。此形成方法包括在前述第一源极/漏极结构及前述基板的上方形成一第一导电条状结构。此形成方法还包括部分的去除前述第一导电条状结构，以在前述第一导电条状结构中形成一第二沟槽。此形成方法还包括在前述第二沟槽中形成一第二介电层。
-
公开(公告)号：CN111223859A
公开(公告)日：2020-06-02
申请号：CN201911127155.0
申请日：2019-11-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明实施例公开半导体装置及其制造方法。半导体装置包含设置在基底上方的鳍片、设置在鳍片的通道区上方的栅极结构使得栅极结构横过鳍片的源极/漏极区、设置在基底上方的多层互连结构的装置级层间介电层，其中装置级层间介电层包含第一介电层、设置在第一介电层上方的第二介电层以及设置在第二介电层上方的第三介电层，其中第三介电层的材料不同于第二介电层的材料和第一介电层的材料。半导体装置还包含与设置在装置级层间介电层中的至栅极结构的接触栅极以及设置在装置级层间介电层中的至源极/漏极区的源极/漏极接触。
-
公开(公告)号：CN106206514B
公开(公告)日：2019-01-11
申请号：CN201510262838.2
申请日：2015-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488
Abstract: 一种集成电路结构包括第一垂直晶体管和第二垂直晶体管。第一垂直晶体管包括第一半导体沟道、位于第一半导体沟道上方的第一顶部源极/漏极区以及覆盖第一顶部源极/漏极区的第一顶部源极/漏极焊盘。第二垂直晶体管包括第二半导体沟道、位于第二半导体沟道上方的第二顶部源极/漏极区以及覆盖第二顶部源极/漏极区的第二顶部源极/漏极焊盘。局部互连件互连第一顶部源极/漏极焊盘和第二顶部源极/漏极焊盘。第一顶部源极/漏极焊盘、第二顶部源极/漏极焊盘和局部互连件是连续区域的部分，在第一顶部源极/漏极焊盘、第二顶部源极/漏极焊盘和局部互连件之间没有可辨识的界面。本发明还涉及作为垂直晶体管的局部互连件的顶部金属焊盘。
-
公开(公告)号：CN106469684A
公开(公告)日：2017-03-01
申请号：CN201510859677.5
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L21/28 , H01L29/417 , H01L29/423 , H01L23/485
Abstract: 本公开提供一种半导体装置及其形成方法。此半导体装置的形成方法包括形成第一栅极结构于基板上，形成源极/漏极特征于基板中且邻近第一栅极结构，形成介电层于第一栅极结构及源极/漏极特征之上，移除介电层的一部分，以形成暴露出第一栅极结构及源极/漏极特征的第一沟槽，形成第一导电特征结构于第一沟槽中，移除第一栅极结构的第一部分，以形成第二沟槽，以及形成第二导电特征结构于第二沟槽中。
-
公开(公告)号：CN221327725U
公开(公告)日：2024-07-12
申请号：CN202322586546.7
申请日：2023-09-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L27/088 , H01L21/8234 , B82Y10/00
Abstract: 一种半导体装置，包括：在基板上沿第一方向堆叠并沿第二方向延伸的多个半导体层，第二方向垂直第一方向；栅极电极结构，在第三方向延伸，包绕每个半导体层，第三方向垂直第一与第二方向，其中栅极电极结构包括：高介电常数栅极介电层，设置在半导体层上；以及金属栅极电极层，设置在高介电常数栅极介电层上；绝缘间隔物，设置在栅极电极结构的相对侧上，其中沿第一方向，绝缘间隔物的高度为栅极电极层的高度的0.5％至50％；绝缘层，设置在栅极电极层的最上方部分的相对侧上；以及层间介电层，设置在绝缘层的相对侧上。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.039 seconds)
