公开(公告)号：CN113270487A

公开(公告)日：2021-08-17

申请号：CN202010854186.2

申请日：2020-08-24

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 小林仁

IPC: H01L29/417 ,  H01L29/778

Abstract: 提供的低电阻的半导体装置具备：第1及第2氮化物半导体层及设于它们间的氮化物绝缘层；多个第1～第4漏极电极及多个第1及第2源极电极，各自的一部分设于氮化物绝缘层之上及之下，在第1方向上分别隔开第1、第2、第5、第6、第9、第10长度；多个第2漏极电极在第1、第2方向上从多个第1漏极电极分别偏移第3、第4长度；多个第3漏极电极在第2方向上与多个第1及第2漏极电极分别隔开；多个第4漏极电极在第1、第2方向上分别从多个第3漏极电极偏移第7、第8长度，从多个第1、第2漏极电极分别隔开；多个第2源极电极在第1、第2方向上从多个第1源极电极分别偏移第11、第12长度。

公开(公告)号：CN103579311A

公开(公告)日：2014-02-12

申请号：CN201310068994.6

申请日：2013-03-05

Applicant: 株式会社东芝

Inventor： 小林仁

IPC: H01L29/36 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L29/7827 ,  H01L29/0865 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/407 ,  H01L29/423 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66734 ,  H01L29/78 ,  H01L29/7813 ,  H01L29/0603 ,  H01L29/4236

Abstract: 本发明的半导体装置具备在第1方向上延伸的半导体部、控制电极和第1电极。控制电极在与第1方向正交的第2方向上与半导体部分离设置。半导体部包含第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域和第2导电型的第4半导体区域。第1半导体区域具有第1导电型。第2半导体区域设在第1半导体区域之上并与控制电极相对。第3半导体区域设在第2半导体区域之上，杂质浓度比第1半导体区域高。第4半导体区域与第3半导体区域并排，杂质浓度比第2半导体区域高。第1电极与第3半导体区域以及第4半导体区域导通。第4半导体区域偏向设置于半导体部的与控制电极相反的一侧。

公开(公告)号：CN103000690A

公开(公告)日：2013-03-27

申请号：CN201210070135.6

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 小林仁

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/0878 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/66727 ,  H01L29/66734

Abstract: 本发明涉及半导体装置及其制造方法。实施方式的半导体装置具备：第一导电型的半导体层；第二导电型的第一半导体区域，设置在所述半导体层之上；以及第一导电型的第二半导体区域，选择性地设置在所述第一半导体区域的表面。并且，在所述半导体层设置的沟槽的内部，设置有：第一控制电极，隔着绝缘膜与所述第一半导体区域及所述第二半导体区域对置，和第二控制电极，朝向所述沟槽的所述底面延伸，位于比所述第一控制电极靠近所述底面侧的位置。所述半导体层具有第一部分，该第一部分设置在所述第一半导体区域的端部与所述第二控制电极的所述底面侧的端部之间的深度处，与所述半导体层的其他部分相比第一导电型的载流子浓度低。

公开(公告)号：CN1812129A

公开(公告)日：2006-08-02

申请号：CN200510135767.6

申请日：2005-12-28

Applicant: 株式会社东芝

Inventor： 上月繁雄 ,  奥村秀树 ,  斎藤涉 ,  泉沢优 ,  盐见正彦 ,  小林仁 ,  都鹿野健一 ,  柳泽晓 ,  吉冈裕典 ,  木村学

IPC: H01L29/78 ,  H01L29/02 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8232

CPC classification number: H01L29/7802 ,  H01L21/26586 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/66712 ,  H01L29/7811

Abstract: 提供一种半导体器件及其制造方法。该半导体器件的结构是，在成为多个MOSFET单元的公用漏极的第一导电型半导体衬底上，形成具有比该半导体衬底低的杂质浓度的中间半导体层。在此中间半导体层上，形成由具有比中间半导体层低的杂质浓度的第一导电型半导体区域构成的基柱区域。

公开(公告)号：CN1455446A

公开(公告)日：2003-11-12

申请号：CN03122458.X

申请日：2003-04-28

Applicant: 株式会社东芝

Inventor： 奥村秀树 ,  小林仁 ,  土谷政信 ,  大泽明彦 ,  相田聪 ,  上月繁雄 ,  泉沢优

IPC: H01L21/762 ,  H01L21/31 ,  H01L29/78

CPC classification number: H01L21/76224 ,  H01L21/316 ,  H01L21/31695 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/7802

Abstract: 本发明提供一种半导体器件，包括具有槽的半导体衬底；埋入槽的下部而且含有绝缘粒子的粒状绝缘层；以及被覆粒状绝缘层上面的软溶性电介质层，绝缘粒子在软溶性电介质层的熔点或软化点是稳定的。

公开(公告)号：CN1237604C

公开(公告)日：2006-01-18

申请号：CN03122458.X

申请日：2003-04-28

Applicant: 株式会社东芝

Inventor： 奥村秀树 ,  小林仁 ,  土谷政信 ,  大泽明彦 ,  相田聪 ,  上月繁雄 ,  泉沢优

IPC: H01L21/762 ,  H01L21/31 ,  H01L29/78

CPC classification number: H01L21/76224 ,  H01L21/316 ,  H01L21/31695 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/7802

Abstract: 本发明提供一种半导体器件，包括具有槽的半导体衬底；埋入槽的下部而且含有绝缘粒子的粒状绝缘层；以及被覆粒状绝缘层上面的软溶性电介质层，绝缘粒子在软溶性电介质层的熔点或软化点是稳定的。

公开(公告)号：CN104916665A

公开(公告)日：2015-09-16

申请号：CN201410449207.7

申请日：2014-09-04

Applicant: 株式会社东芝

Inventor： 小林仁

IPC: H01L29/40 ,  H01L29/78

CPC classification number: H01L29/404 ,  H01L21/32133 ,  H01L21/823437 ,  H01L21/823475 ,  H01L27/088 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/41758 ,  H01L29/4916 ,  H01L29/7787 ,  H01L29/802

Abstract: 根据一个实施方式，半导体装置具备：半导体层；设置于所述半导体层上的栅极电极；绝缘膜；源极电极；漏极电极。所述源极电极以及所述漏极电极设置在所述绝缘膜中的与所述栅极电极分离的位置，且一端与所述半导体层接触，另一端在所述第二面侧露出。还具备设置在所述栅极电极上以及所述绝缘膜上的第一场板电极、设置在所述绝缘膜上并位于所述第一场板电极与所述漏极电极之间的第二场板电极。并且，所述第一场板电极与所述半导体层之间的所述绝缘膜的厚度，比所述第二场板电极与所述半导体层之间的所述绝缘膜的厚度薄。

公开(公告)号：CN103137699A

公开(公告)日：2013-06-05

申请号：CN201210316489.4

申请日：2012-08-30

Applicant: 株式会社东芝

Inventor： 小林仁

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/7397 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7813

Abstract: 一种功率用半导体装置，具备具有场板电极的沟槽栅构造，能够降低栅极-源极间电容。功率用半导体装置具备：第一导电型的第一半导体层（2）、场绝缘膜（6）、场板电极（7）、第一绝缘膜（8）、导电体（9）、第二绝缘膜（11）、栅极绝缘膜（10）以及栅电极（12）。场板电极（7）隔着场绝缘膜（6）设置在第一半导体层（2）的沟槽（5）内。第一绝缘膜（8）设置在场板电极（7）上，与场绝缘膜（6）一起包围场板电极（7）。导电体（9）设置在第一绝缘膜（8）上，与场板电极（7）绝缘。栅电极（12）设置在场绝缘膜（6）的上端上，隔着第二绝缘膜（11）与导电体邻接，并隔着栅极绝缘膜（10）设置在沟槽（5）内。

公开(公告)号：CN102299078A

公开(公告)日：2011-12-28

申请号：CN201110053043.2

申请日：2011-03-04

Applicant: 株式会社东芝

Inventor： 小林仁 ,  池坂慎哉

IPC: H01L21/336 ,  H01L21/266 ,  H01L21/28

CPC classification number: H01L29/0865 ,  H01L21/2815 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66734

Abstract: 半导体器件的制造方法，形成将第1半导体区域的表面选择性地开口的掩膜。蚀刻在掩膜的开口部分露出的第1半导体区域，贯通第1半导体区域，形成到达第1导电型的半导体层的沟槽。扩大掩膜的开口，使第1半导体区域的表面的一部分露出。在沟槽内隔着绝缘膜形成控制电极。用掩膜选择性地遮蔽第1半导体区域，在第1半导体区域的一部分注入第1导电型的杂质，在第1半导体区域的表面选择性地形成第1导电型的第2半导体区域。去除开口被扩大的掩膜。在形成有第2半导体区域的部分以外的第1半导体区域注入第2导电型的杂质，在第1半导体区域的表面选择性地形成具有比第1半导体区域的杂质浓度高的杂质浓度的第2导电型的第3半导体区域。

公开(公告)号：CN1430289A

公开(公告)日：2003-07-16

申请号：CN02160870.9

申请日：2002-12-27

Applicant: 株式会社东芝

Inventor： 奥村秀树 ,  小林仁 ,  土谷政信 ,  大泽明彦 ,  斋藤涉 ,  山口正一 ,  大村一郎

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/74 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/7802

Abstract: 一种半导体器件包括一层形成于第一导电类型的半导体层内的扩散区。该扩散区包括分别为第一和第二导电类型的第一和第二杂质扩散区。该扩散区所具有的第一和第二区由第一和第二杂质扩散区的杂质浓度所决定，在第一区与第二区之间的结被形成于其中第一和第二杂质扩散区彼此重叠的部分中。第一或第二区在半导体层的平面方向内杂质浓度的周期小于用于组成第一或第二区的第一和第二杂质扩散区在半导体层的平面方向内的最大宽度。