公开(公告)号：CN102299078A

公开(公告)日：2011-12-28

申请号：CN201110053043.2

申请日：2011-03-04

Applicant: 株式会社东芝

Inventor： 小林仁 ,  池坂慎哉

IPC: H01L21/336 ,  H01L21/266 ,  H01L21/28

CPC classification number: H01L29/0865 ,  H01L21/2815 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66734

Abstract: 半导体器件的制造方法，形成将第1半导体区域的表面选择性地开口的掩膜。蚀刻在掩膜的开口部分露出的第1半导体区域，贯通第1半导体区域，形成到达第1导电型的半导体层的沟槽。扩大掩膜的开口，使第1半导体区域的表面的一部分露出。在沟槽内隔着绝缘膜形成控制电极。用掩膜选择性地遮蔽第1半导体区域，在第1半导体区域的一部分注入第1导电型的杂质，在第1半导体区域的表面选择性地形成第1导电型的第2半导体区域。去除开口被扩大的掩膜。在形成有第2半导体区域的部分以外的第1半导体区域注入第2导电型的杂质，在第1半导体区域的表面选择性地形成具有比第1半导体区域的杂质浓度高的杂质浓度的第2导电型的第3半导体区域。