公开(公告)号：CN113394266A

公开(公告)日：2021-09-14

申请号：CN202110259415.0

申请日：2021-03-10

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 菊地拓雄 ,  川口雄介 ,  西胁达也 ,  薮原秀彦

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/78

Abstract: 具有第一电极、包含绝缘部及导电部的构造体、栅极电极和第二电极。绝缘部在与从第一电极朝向第一半导体区域的第一方向垂直的第二方向和与第一方向垂直且与第二方向相交的第三方向上与第一半导体区域的一部分、第二半导体区域及第三半导体区域并列。导电部设置于绝缘部中，并具有在第二方向及第三方向上与第一半导体区域对置的部分。栅极电极在第二方向及第三方向上与第二半导体区域对置。第二电极设置于第二半导体区域、第三半导体区域及构造体上，与第二半导体区域、第三半导体区域及导电部电连接。构造体沿着第二方向及第三方向设置多个。在与第一方向垂直的方向上的绝缘部的厚度μm与半导体装置的产品耐压V之比μm/V为0.0055以下。

公开(公告)号：CN107833920A

公开(公告)日：2018-03-23

申请号：CN201710383195.6

申请日：2017-05-26

Applicant: 株式会社东芝

Inventor： 小林研也 ,  前山贤二 ,  松尾浩司 ,  川口雄介

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7827 ,  H01L29/66666 ,  H01L29/78 ,  H01L29/0603 ,  H01L29/0611 ,  H01L29/0684

Abstract: 本发明的实施方式提供一种寄生晶体管不轻易动作的半导体装置。实施方式的半导体装置具有第1导电型的第1半导体区域、第1栅极电极、第2栅极电极、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第2导电型的第4半导体区域、绝缘部、及第1电极。第2栅极电极在第1方向和第1栅极电极相隔。第2半导体区域在第1半导体区域之上设置在第1栅极电极和第2栅极电极之间。第3半导体区域设置在第2半导体区域的一部分之上。第4半导体区域在第2方向和第3半导体区域并排。绝缘部设置在第3半导体区域和第4半导体区域之间。绝缘部的下端的位置比第2半导体区域和第3半导体区域之间的界面深。

公开(公告)号：CN104916693A

公开(公告)日：2015-09-16

申请号：CN201410398381.3

申请日：2014-08-13

Applicant: 株式会社东芝

Inventor： 川口雄介 ,  野津哲郎 ,  加藤俊亮

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/06

CPC classification number: H01L29/7813 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/7811

Abstract: 本发明提供耐压高的半导体装置。包含第1和第2区域的半导体装置具备：第1电极、第1、第2半导体层、设置在第2区域的第3半导体层、多个第2、第3电极、第3绝缘膜、第4电极、第4绝缘膜、第5电极。第2电极隔着第1绝缘膜与第1区域的第2及第1半导体层及第2区域的第3、第2及第1半导体层对置。第3电极隔着第2绝缘膜与第1区域的第2及第1半导体层及第2区域的第3、第2及第1半导体层对置，在第2区域中的部分相互分离地设置。第3绝缘膜在第1区域的第2半导体层及第3电极上。第4电极在第1区域的第3绝缘膜及多个第2电极上。第4绝缘膜在第2区域的第2电极上。第5电极在第2区域的第3半导体层、第4绝缘膜及第3电极上。

公开(公告)号：CN104124269A

公开(公告)日：2014-10-29

申请号：CN201310356402.0

申请日：2013-08-15

Applicant: 株式会社东芝

Inventor： 川口雄介

IPC: H01L29/40

CPC classification number: H01L29/407 ,  H01L29/0878 ,  H01L29/7813 ,  H01L29/788 ,  H01L29/7827

Abstract: 一种半导体装置，具备：第3电极，一端位于源极电极（19）侧，另一端位于N型漂移层（10）；以及浮动电极（17），一端位于源极电极（19）侧，另一端位于N型漂移层（10）；其特征在于，设浮动电极（17）与漏极电极（18）间的电容为Cfd、浮动电极（17）与源极电极（19）间的电容为Cfs、漏极电极（18）与源极电极（19）间的电压为Vds、浮动电极（17）的阈值电压为Vth时，漏极电极（18）与源极电极（19）间的电压BV0＝（（Cfs+Cfd）/Cfd）×Vth小于没有浮动电极（17）而全是栅极电极（16）的情况下发生雪崩击穿的耐压BV1，在截止状态时，若向浮动电极（17）施加超过Vth的电压，则在包围浮动电极（17）的第1绝缘膜（14）的侧部形成反转层。

公开(公告)号：CN104064589A

公开(公告)日：2014-09-24

申请号：CN201310376125.X

申请日：2013-08-26

Applicant: 株式会社东芝

Inventor： 加藤俊亮 ,  川口雄介

IPC: H01L29/417

CPC classification number: H01L29/41741 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/7813 ,  H01L29/7828

Abstract: 该半导体装置具备：第1导电型的漏极区域；漏极电极，与上述漏极区域电连接；以及第1导电型的半导体层，形成于上述漏极区域上，具有第一杂质浓度。该半导体装置进一步具备：第1导电型的源极区域，形成于上述半导体层，具有第二杂质浓度；第一源极电极，与上述源极区域电连接；栅极电极，一端位于上述源极区域的深度，另一端位于上述半导体层或漏极区域的深度，隔着绝缘膜而形成。第二源极电极在该栅极电极的下方的半导体层隔着绝缘膜而设置。与多个上述栅极电极之间的第一间隔相比，设定多个上述第二源极电极之间的第二间隔大。

公开(公告)号：CN103325830A

公开(公告)日：2013-09-25

申请号：CN201210320354.5

申请日：2012-08-31

Applicant: 株式会社东芝

Inventor： 三须伸一郎 ,  大田刚志 ,  西胁达也 ,  内原士 ,  川口雄介

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/40

CPC classification number: H01L29/7801 ,  H01L29/0623 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/407 ,  H01L29/4175 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66704 ,  H01L29/66734 ,  H01L29/66787 ,  H01L29/7813 ,  H01L29/7825 ,  H01L29/872

Abstract: 本发明涉及一种半导体装置。实施方式的半导体装置具有漏极区、源极区、基极区、漂移区、栅极区、栅极绝缘膜、电场缓和部、漏电极和源电极。漏极区具有第一部分和第二部分，该第二部分具有在第一方向上延伸的面。源极区在第二方向上延伸并与漏极层分离设置。基极区设在漏极区与源极区之间。漂移区与源极区相接地设在漏极区与基极区之间。栅电极在第一方向以及第三方向上延伸，在第三方向上贯通基极区。栅极绝缘膜设在源极区、基极区和漂移区这三个区与栅电极之间。电场缓和部设在栅极绝缘膜与漏极区之间。漏电极连接于漏极区。源电极连接于源极区。

公开(公告)号：CN102412262A

公开(公告)日：2012-04-11

申请号：CN201110273464.6

申请日：2011-09-15

Applicant: 株式会社东芝

Inventor： 川口雄介

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0626 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/7805 ,  H01L29/7808

Abstract: 本发明提供功率用半导体器件，包括：包含纵式MOSFET的元件部和与元件部邻接的二极管部，该纵式MOSFET包括：第一导电型的第一半导体层；第一导电型的第二半导体层；第二导电型的第三半导体层；第一导电型的第四半导体层；第二导电型的第五半导体层；覆盖从第四半导体层或第五半导体层的表面起贯穿第三半导体层直到第二半导体层的多个沟槽的内表面的绝缘膜；邻接的沟槽以第一间隔设置；第一埋入导电层；第二埋入导电层；层间绝缘膜；第一主电极以及第二主电极，该二极管部包括第一半导体层至第三半导体层、第五半导体层、绝缘膜、第一埋入导电层及第二埋入导电层、层间绝缘膜以及第一主电极及第二主电极，邻接的沟槽以第二间隔设置。

公开(公告)号：CN1327524C

公开(公告)日：2007-07-18

申请号：CN200410055997.7

申请日：2004-08-04

Applicant: 株式会社东芝

Inventor： 小野升太郎 ,  川口雄介 ,  中川明夫

IPC: H01L27/04 ,  H01L27/10 ,  H01L29/78 ,  H01L29/739 ,  H01L21/8234

CPC classification number: H01L29/7813 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/267 ,  H01L29/42368 ,  H01L29/4933

Abstract: 本发明提供能提高开关特性的半导体器件及其制造方法。纵式MOSFET，在漏区(21)上形成基区(22)，在该基区中形成源区(23)。形成沟槽(24)，其从上述源区的表面贯穿该基区，深度至少到达漏区的附近。在沟槽的侧壁和底部形成栅绝缘膜(25)，栅电极(26)的至少一部分形成在沟槽内。上述基区的杂质浓度分布具有源区与基区的界面附近的第1峰值、及在基区与漏区的界面附近且低于上述第1峰值的第2峰值；由上述第1峰值决定阈值电压，由上述第2峰值决定基区的掺杂量。

公开(公告)号：CN1262019C

公开(公告)日：2006-06-28

申请号：CN02130376.2

申请日：2002-05-09

Applicant: 株式会社东芝

Inventor： 安原纪夫 ,  中村和敏 ,  川口雄介

IPC: H01L29/78

CPC classification number: H01L29/7835 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/1045 ,  H01L29/1087 ,  H01L29/4175 ,  H01L29/41766 ,  H01L29/4238

Abstract: 本发明的半导体器件包括：形成在半导体衬底表面上的第一导电型的半导体表层；第二导电型源极层；第二导电型漏极层；栅电极；元件侧连接部，与源极层邻接，电阻小于半导体表层，选择地形成在半导体表层上，不到达源极层和漏极层之间的沟道以及半导体衬底；接触侧连接部，与元件侧连接部邻接，电阻小于半导体表层，选择地形成在半导体表层，到达半导体衬底；连接源极层、元件侧连接部和所述接触侧连接部的源电极；位于半导体衬底背面的背面电极。

公开(公告)号：CN1199286C

公开(公告)日：2005-04-27

申请号：CN01132928.9

申请日：2001-09-11

Applicant: 株式会社东芝

Inventor： 中村和敏 ,  川口雄介 ,  中川明夫

IPC: H01L29/78

CPC classification number: H01L27/0262 ,  H01L27/0266 ,  H01L29/7436 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 半导体器件具备：有选择地形成在有源层表面的基极层；有选择地形成在基极层表面的源极层；在有源层表面上离开上述基极层有选择地形成的阳极层；形成在用基极层和阳极层夹着的区域表面的漏极层；形成在用基极层和漏极层夹着的区域的表面的电阻层；经过栅绝缘膜形成在用源极层和有源层夹着的区域的上述基极层上的栅电极，在基极层和源极层的表面上形成源电极，在漏极层和阳极层的表面上形成漏电极。