公开(公告)号：CN1260817C

公开(公告)日：2006-06-21

申请号：CN200310103825.8

申请日：2003-11-06

Applicant: 株式会社东芝

Inventor： 松尾浩司

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/336

CPC classification number: H01L29/66545 ,  H01L21/28097 ,  H01L21/823814 ,  H01L21/823842 ,  H01L21/823864

Abstract: 本发明目的在于提供含有具备易于控制阈值电压而且栅绝缘膜的可靠性优良的栅结构的绝缘栅型场效应晶体管的半导体器件及其制造方法。作成为这样的结构：形成N沟MISFET区和P沟MISFET区，作为N沟MISFET的栅电极具有第1金属硅化物膜(115)，作为P沟MISFET的栅电极具有第2金属硅化物膜(119)。首先，在在栅电极区上形成了第1金属硅化物膜(115)之后，在P沟MISFET区上形成第1金属膜(117)。接着，当进行热处理时，在P沟MISFET的栅电极上形成的第1金属膜(117)就与在其下边的第1金属硅化物膜(115)产生固相反应，把P沟MISFET的栅电极变换成第2金属硅化物膜(119)。

公开(公告)号：CN1499635A

公开(公告)日：2004-05-26

申请号：CN200310103825.8

申请日：2003-11-06

Applicant: 株式会社东芝

Inventor： 松尾浩司

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/336

CPC classification number: H01L29/66545 ,  H01L21/28097 ,  H01L21/823814 ,  H01L21/823842 ,  H01L21/823864

Abstract: 本发明目的在于提供含有具备易于控制阈值电压而且栅绝缘膜的可靠性优良的栅结构的绝缘栅型场效应晶体管的半导体器件及其制造方法。作成为这样的结构：形成N沟MISFET区和P沟MISFET区，作为N沟MISFET的栅电极具有第1金属硅化物膜115，作为P沟MISFET的栅电极具有第2金属硅化物膜119。首先，在栅电极区上形成了第1金属硅化物膜115之后，在P沟MISFET区上形成第1金属膜117。接着，当进行热处理时，在P沟MISFET的栅电极上形成的第1金属膜117就与在其下边的第1金属硅化物膜115产生固相反应，把P沟MISFET的栅电极变换成第2金属硅化物膜119。

公开(公告)号：CN107833920B

公开(公告)日：2021-04-23

申请号：CN201710383195.6

申请日：2017-05-26

Applicant: 株式会社东芝

Inventor： 小林研也 ,  前山贤二 ,  松尾浩司 ,  川口雄介

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明的实施方式提供一种寄生晶体管不轻易动作的半导体装置。实施方式的半导体装置具有第1导电型的第1半导体区域、第1栅极电极、第2栅极电极、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第2导电型的第4半导体区域、绝缘部、及第1电极。第2栅极电极在第1方向和第1栅极电极相隔。第2半导体区域在第1半导体区域之上设置在第1栅极电极和第2栅极电极之间。第3半导体区域设置在第2半导体区域的一部分之上。第4半导体区域在第2方向和第3半导体区域并排。绝缘部设置在第3半导体区域和第4半导体区域之间。绝缘部的下端的位置比第2半导体区域和第3半导体区域之间的界面深。

公开(公告)号：CN1246909C

公开(公告)日：2006-03-22

申请号：CN01122374.X

申请日：2001-07-11

Applicant: 株式会社东芝

Inventor： 八木下淳史 ,  松尾浩司

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/28194 ,  H01L21/823814 ,  H01L21/823828 ,  H01L27/095 ,  H01L29/41733 ,  H01L29/458 ,  H01L29/47 ,  H01L29/4908 ,  H01L29/51 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/66583 ,  H01L29/66643 ,  H01L29/7839

Abstract: 提供一种半导体器件及其制造方法。在半导体硅衬底的元件区域的周围形成元件分离绝缘膜。在硅衬底上以覆盖沟道区周围的方式形成由氮化硅膜构成的侧壁绝缘膜。在侧壁绝缘膜构成的沟的内部，侧壁是Ta2O5膜金属栅电极。在元件分离绝缘膜上形成层间绝缘膜。在侧壁由侧壁绝缘膜和层间绝缘膜构成的沟的底部的硅衬底上，形成硅化物构成的肖特基结及源和漏。在肖特基结及源和漏上形成源极和漏极。

公开(公告)号：CN1333568A

公开(公告)日：2002-01-30

申请号：CN01122374.X

申请日：2001-07-11

Applicant: 株式会社东芝

Inventor： 八木下淳史 ,  松尾浩司

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/28194 ,  H01L21/823814 ,  H01L21/823828 ,  H01L27/095 ,  H01L29/41733 ,  H01L29/458 ,  H01L29/47 ,  H01L29/4908 ,  H01L29/51 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/66583 ,  H01L29/66643 ,  H01L29/7839

Abstract: 在半导体硅衬底的元件区域的周围形成元件分离绝缘膜。在硅衬底上以覆盖沟道区周围的方式形成由氮化硅膜构成的侧壁绝缘膜。在侧壁绝缘膜构成的沟的内部,侧壁是Ta2O5膜金属栅电极。在元件分离绝缘膜上形成层间绝缘膜。在侧壁由侧壁绝缘膜和层间绝缘膜构成的沟的底部的硅衬底上,形成硅化物构成的肖特基结和源/漏。在肖特基结和源/漏上形成源极/漏极。

公开(公告)号：CN1347159A

公开(公告)日：2002-05-01

申请号：CN01133032.5

申请日：2001-09-14

Applicant: 株式会社东芝

Inventor： 松尾浩司

IPC: H01L29/772 ,  H01L27/092 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/66583 ,  H01L21/823842 ,  H01L29/66553 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件,其中N型MIS晶体管的栅电极具备接连栅绝缘膜111,费米能级位于半导体衬底带隙大致中央靠导带侧的铪氮化物膜112和铪氮化物膜112上形成的铝115;P型MIS晶体管的栅电极具备接连栅绝缘膜111,费米能级位于半导体衬底带隙大致中央靠价电子带侧的石墨化有机涂布膜117和在石墨化有机涂布膜117上形成的铝115,并且不在铝115的侧面形成石墨化有机涂布膜117。

公开(公告)号：CN107833920A

公开(公告)日：2018-03-23

申请号：CN201710383195.6

申请日：2017-05-26

Applicant: 株式会社东芝

Inventor： 小林研也 ,  前山贤二 ,  松尾浩司 ,  川口雄介

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7827 ,  H01L29/66666 ,  H01L29/78 ,  H01L29/0603 ,  H01L29/0611 ,  H01L29/0684

Abstract: 本发明的实施方式提供一种寄生晶体管不轻易动作的半导体装置。实施方式的半导体装置具有第1导电型的第1半导体区域、第1栅极电极、第2栅极电极、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第2导电型的第4半导体区域、绝缘部、及第1电极。第2栅极电极在第1方向和第1栅极电极相隔。第2半导体区域在第1半导体区域之上设置在第1栅极电极和第2栅极电极之间。第3半导体区域设置在第2半导体区域的一部分之上。第4半导体区域在第2方向和第3半导体区域并排。绝缘部设置在第3半导体区域和第4半导体区域之间。绝缘部的下端的位置比第2半导体区域和第3半导体区域之间的界面深。

公开(公告)号：CN1190851C

公开(公告)日：2005-02-23

申请号：CN01133032.5

申请日：2001-09-14

Applicant: 株式会社东芝

Inventor： 松尾浩司

IPC: H01L29/772 ,  H01L27/092 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/66583 ,  H01L21/823842 ,  H01L29/66553 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，其中N型MIS晶体管的栅电极具备接连栅绝缘膜(111)，费米能级位于半导体衬底带隙大致中央靠导带侧的铪氮化物膜(112)和铪氮化物膜(112)上形成的铝(115)；P型MIS晶体管的栅电极具备接连栅绝缘膜(111)，费米能级位于半导体衬底带隙大致中央靠价电子带侧的石墨化有机涂布膜(117)和在石墨化有机涂布膜(117)上形成的铝(115)，并且不在铝(115)的侧面形成石墨化有机涂布膜(117)。