公开(公告)号：CN103871896A

公开(公告)日：2014-06-18

申请号：CN201310628671.8

申请日：2013-11-29

Applicant: 国际商业机器公司

Inventor： T·N·亚当 ,  程慷果 ,  A·克哈基弗尔鲁茨 ,  A·雷茨尼采克

IPC: H01L21/336 ,  H01L29/08 ,  H01L29/78

CPC classification number: H01L29/7848 ,  H01L29/045 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/4983 ,  H01L29/66545 ,  H01L29/66772 ,  H01L29/7841 ,  H01L29/78618 ,  H01L29/78654

Abstract: 本发明涉及半导体结构和制造方法。一种FET结构，包括外延的源极区和漏极区，其包括大的接触面积并表现出低电阻率和低栅极至源极/漏极寄生电容。横向刻蚀所述源极区和漏极区而不包括所述源极区/漏极区之间以及其相关联的接触的所述接触面积，以提供用于容纳低k电介质材料的凹陷。在所述抬升的源极区/漏极区和栅极导体之间，同时在所述栅极导体和诸如ETSOI或PDSOI衬底的衬底之间提供高k电介质层。所述结构可以用在诸如MOSFET装置的微电子装置中。

公开(公告)号：CN103811552A

公开(公告)日：2014-05-21

申请号：CN201310535821.0

申请日：2013-11-01

Applicant: 国际商业机器公司

Inventor： A.雷兹尼塞克 ,  T.N.亚当 ,  程慷果 ,  P.C.贾米森 ,  A.卡基菲鲁兹

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L29/66553 ,  H01L29/66795 ,  H01L29/785 ,  H01L2924/0002 ,  H01L29/0603 ,  H01L29/66007 ,  H01L2924/00

Abstract: 本发明公开了一种半导体装置及其形成方法。该半导体装置为鳍场效应晶体管，包括在基板上的多个鳍结构以及在多个鳍结构的沟道部分上的共享栅极结构。该鳍场效应晶体管还包括外延半导体材料，其具有在多个鳍结构中的相邻鳍结构之间的第一部分和存在于该多个鳍结构的端部鳍结构的最外侧壁上的第二部分。外延半导体材料对多个鳍结构的每个鳍结构提供源极区域和漏极区域。氮化物包含间隔体设置在外延半导体材料的第二部分的最外侧壁上。

公开(公告)号：CN103518253A

公开(公告)日：2014-01-15

申请号：CN201280022045.8

申请日：2012-01-16

Applicant: 国际商业机器公司

Inventor： A.卡基菲鲁兹 ,  程慷果 ,  B.B.多丽丝 ,  W.E.亨施 ,  B.S.哈伦 ,  P.库尔卡尼

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L27/0207 ,  H01L21/28518 ,  H01L21/76802 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823425 ,  H01L21/823437 ,  H01L21/823475 ,  H01L27/1104 ,  H01L29/41783 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7834

Abstract: 采用公用的切割掩模限定栅极图案和局部互连图案，使局部互连结构和栅极结构彼此以零覆盖变体形成。局部互连结构可在第一水平方向上与栅极结构横向分隔，并且在与第一水平方向不同的第二水平方向上接触另一个栅极结构。此外，栅极结构可形成为与邻接该栅极结构的局部互连结构共线。局部互连结构和栅极结构通过公用的镶嵌工艺步骤形成，使栅极结构和局部互连结构的顶表面彼此共面。

公开(公告)号：CN102598214A

公开(公告)日：2012-07-18

申请号：CN201080050411.1

申请日：2010-10-19

Applicant: 国际商业机器公司

Inventor： B·多里斯 ,  Y·张 ,  程慷果 ,  S·霍姆斯 ,  X·华

IPC: H01L21/033 ,  H01L21/308 ,  H01L21/336

CPC classification number: H01L21/308 ,  H01L21/033 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/823431 ,  H01L29/66795 ,  H01L29/66818

Abstract: 一种用于制造集成电路的特征的方法，其包括图案化心轴层以包括在集成电路器件的表面上的具有至少一个宽度的结构。使所述结构的暴露侧壁反应，以在所述侧壁中一体形成新化合物，以便所述新化合物以受控制的量延伸到所述暴露侧壁中而形成柱体。使用所述柱体作为蚀刻掩模蚀刻在所述柱体之下的一个或多个层，以形成用于集成电路器件的特征。

公开(公告)号：CN101414559B

公开(公告)日：2011-06-08

申请号：CN200810161518.8

申请日：2008-09-24

Applicant: 国际商业机器公司

Inventor： 程慷果

IPC: H01L21/308 ,  H01L21/822 ,  H01L27/04 ,  H01L27/08

CPC classification number: H01L21/30608 ,  H01L21/3065 ,  H01L27/0805 ,  H01L29/66181

Abstract: 本发明涉及电子器件及其制造方法。使用联合的光刻方法同时形成小尺寸和大尺寸的沟槽电容器，其中在光掩模中的开口具有相同的尺寸和间隔。当所述光掩模中的所述开口与所述半导体衬底的一个晶面对准时，在所述半导体衬底中产生的沟槽会合并，由此形成较大的电容器。当所述光掩模中的所述开口与所述半导体衬底的另一晶面对准时，在该情况下每个沟槽与其它沟槽保持分离，由此形成较小的电容器。

公开(公告)号：CN101969024A

公开(公告)日：2011-02-09

申请号：CN201010237978.1

申请日：2010-07-26

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  B·B·多里斯 ,  古川俊治

IPC: H01L21/027 ,  H01L21/20

CPC classification number: H01L21/3086 ,  H01L21/2236 ,  H01L21/3088 ,  H01L21/845 ,  H01L29/66803

Abstract: 本发明涉及用于使图形密度加倍的方法。一种方法在主层上沉积未掺杂的硅层，在所述未掺杂的硅层上沉积帽层，构图在所述帽层上的掩蔽层，并将所述未掺杂的硅层构图成硅芯部。该方法在这样的工艺中将杂质引入所述硅芯部的侧壁中，该工艺使所述硅芯部的侧壁部分掺杂有杂质并使所述硅芯部中的至少一些的中心部分未掺杂。该方法去除所述帽层而留下位于所述主层上的所述硅芯部，并执行选择性材料去除工艺，以去除所述硅芯部的所述中心部分并使所述硅芯部的所述侧壁部分留在所述主层上。该方法使用所述硅芯部的所述侧壁部分作为构图掩模而至少构图所述主层，并且去除所述硅芯部的所述侧壁部分以至少留下构图后的所述主层。

公开(公告)号：CN101657884A

公开(公告)日：2010-02-24

申请号：CN200880012128.2

申请日：2008-04-18

Applicant: 国际商业机器公司

Inventor： 程慷果

IPC: H01L21/04

CPC classification number: H01L27/1087 ,  H01L21/84 ,  H01L29/66181

Abstract: 公开了改善的深沟槽电容器结构以及并入该深沟槽电容器结构的存储器装置的实施例。深沟槽电容器以及存储器装置实施例形成于绝缘体上半导体(SOI)晶片上，以使绝缘体层(202，302)在后续深沟槽蚀刻工艺期间保持完整，且可选地使深沟槽电容器的深沟槽(250，350)在不同的深度具有不同的形状和尺寸。通过形成在不同的深度具有不同的形状和尺寸的深沟槽(250，350)，可以使电容器(210，310)的电容选择性地变化，且可以降低存储器装置中的将电容器(210，310)连接至晶体管(220，320)的掩埋导电带(230，330)的电阻。

公开(公告)号：CN100568516C

公开(公告)日：2009-12-09

申请号：CN200710149300.6

申请日：2007-09-11

Applicant: 国际商业机器公司

Inventor： 许履尘 ,  J·A·曼德尔曼 ,  程慷果

IPC: H01L27/144 ,  H01L21/822

CPC classification number: H01L31/035281 ,  H01L27/1446 ,  H01L31/022408 ,  H01L31/022466 ,  H01L31/028 ,  H01L31/1804 ,  H01L31/1884 ,  Y02E10/547 ,  Y02P70/521

Abstract: 在半导体衬底上形成一种具有高纵横比的柱形p-i-n二极管的装置。通过在位于所述柱的每个末端处的P+区域与N+区域之间的本征或轻掺杂的区域(i区域)形成每一个器件。所述p-i-n二极管的装置被嵌入在光学透明介质中。对于给定的表面面积，所述柱p-i-n二极管的装置比常规平面p-i-n二极管吸收更多的光能量。以阵列形式配置所述p-i-n二极管以使从一个p-i-n二极管反射的光子被邻近第一个p-i-n二极管的另一个p-i-n二极管所俘获和吸收，从而优化能量转换的效率。

公开(公告)号：CN101248529A

公开(公告)日：2008-08-20

申请号：CN200680030712.1

申请日：2006-06-27

Applicant: 国际商业机器公司

Inventor： J·曼德尔曼 ,  程慷果 ,  R·迪瓦卡鲁尼 ,  C·拉登斯 ,  王耕

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/108 ,  H01L27/10829 ,  H01L27/10867 ,  H01L27/1203

Abstract: 一种DRAM存储器单元和用于利用绝缘体上硅(SOI)CMOS技术制作密集(20或18方)布局的工序。具体而言，本发明提供一种与现有SOI CMOS技术兼容的密集且高性能的SRAM单元配置。本领域中已知各种增益单元布局。本发明通过提供利用SOI CMOS制作的密集布局而改进了现有技术。广义上说，存储器单元包括分别设置有栅极、源极和漏极的第一晶体管；分别具有第一栅极、第二栅极、源极和漏极的第二晶体管；以及具有第一端子的电容器；其中，所述电容器的第一端子和所述第二晶体管的第二栅极包括单个实体。

公开(公告)号：CN100385647C

公开(公告)日：2008-04-30

申请号：CN200510125809.8

申请日：2005-11-25

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  R·迪瓦卡鲁尼 ,  C·J·拉登斯

IPC: H01L21/84 ,  H01L27/12

CPC classification number: H01L29/78642 ,  H01L27/10864 ,  H01L27/1087

Abstract: 一种在半导体衬底中形成具有沟槽电容器和垂直晶体管的存储单元的方法，包括以下步骤：提供具有下衬底和上半导体层的接合半导体晶片，下衬底具有平行于第一晶轴的[010]轴，上半导体层具有相对于所述晶轴成45度角的[010]轴，通过接合绝缘体层连接二者；蚀刻沟槽穿过所述上层和下衬底；扩展沟槽的下部，并且将沟槽的上部的截面由八边形转变至矩形，以致降低对在沟槽光刻与有源区光刻之间的对准误差的敏感性；可选方案利用具有由(111)晶体结构形成的下衬底和相同的上部的接合半导体晶片。应用包括垂直晶体管，其对在沟槽与用于有源区的光刻图形之间的未对准变得不敏感，具体为具有垂直晶体管的DRAM单元。