-
公开(公告)号：CN103226624A
公开(公告)日：2013-07-31
申请号：CN201210571197.5
申请日：2012-12-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081 , G03F1/36 , G03F1/70
Abstract: 提供了一种用于检验在半导体器件布局中存在的可接受的器件特征密度和器件特征差异的方法。提供了用于将器件布局划分为多个窗口并且测量或者确定每个窗口内的器件特征密度的方法。器件布局包括各个器件区域并且该方法提供了将一个区域内的平均器件特征密度与周围区域或者其他区域内的平均器件特征密度进行比较并且还提供了确定器件特征密度的梯度。可以从特定器件区域至周围区域监控梯度。用于实施该方法的指令可以存储在计算机可读存储介质上并且通过处理器执行这些指令。本发明还提供了半导体器件特征密度梯度检验。
-
公开(公告)号：CN102253645A
公开(公告)日：2011-11-23
申请号：CN201010290529.3
申请日：2010-09-20
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03B5/30
Abstract: 一种微机电系统电路和控制微机电系统电路的方法，该方法包括根据微机电系统装置的移动以产生一电流，其中此移动被一控制信号所控制；根据该电流以产生一峰值电压；以及当该峰值电压超出一预定范围时调整该控制信号。本发明的微机电系统电路的操作电压是根据机械元件的移动距离来控制，所以会比其他方法消耗更少的功率。更进一步，因为上述的操作电压已控制，所以由PVT及Q因素所造成机械元件移动距离的变异也随之消除。
-
公开(公告)号：CN101753137A
公开(公告)日：2010-06-23
申请号：CN200910205551.0
申请日：2009-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H03L7/10
CPC classification number: H03L7/10 , H03L7/0995
Abstract: 一种具有启动电路的锁相环，包括压控振荡器(VCO)，其包括具有输入电压的电压输入节点；以及启动电路。启动电路包括第一电流通路和第二电流通路。第一电流通路具有第一电流，并配置为第一电流随输入电压的降低而升高，随输入电压的升高而降低。第二电流通路具有第二电流，并配置为第二电流随输入电压的降低而降低，随输入电压的升高而升高。VCO进一步包括：第三电流通路，其将第一电流的第一比例和第二电流的第二比例组合为组合电流；和电流控制振荡器(CCO)，其包括接收组合电流的输入并输出AC信号。
-
公开(公告)号：CN101676801A
公开(公告)日：2010-03-24
申请号：CN200910138199.3
申请日：2009-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/16 , H01L21/027 , H01L21/308
CPC classification number: H01L21/0273 , G03F7/0035 , G03F7/405 , H01L21/3086
Abstract: 一种光刻方法，包括：在基板上形成第一图案化阻剂层，上述第一图案化阻剂层包括至少一个开口；在上述第一图案化阻剂层及上述基板上形成一水溶性聚合物层，藉以在上述第一图案化阻剂层及上述水溶性聚合物层的界面发生反应；以及在上述基板上形成第二图案化阻剂层，其中上述第二图案化阻剂层的至少一部分设置于上述第一图案化阻剂层的至少一个开口内或邻接上述第一图案化阻剂层的至少一部分。然后使用上述第一图案化阻剂层与第二图案化阻剂层作为掩模，并蚀刻上述基板。本发明形成出具有整体强化的抗蚀刻性的阻剂图案，可用于形成次微米半导体装置所需的细粒度图形。使用这些材料导致图案化的阻剂层较不倾向于顶部损失、圆角、以及阻剂图案损伤。
-
公开(公告)号：CN114114551B
公开(公告)日：2025-03-25
申请号：CN202110107703.4
申请日：2021-01-27
Applicant: 台湾积体电路制造股份有限公司
IPC: G02B6/30
Abstract: 公开了具有不同的光学连接器件构造的光学系统及其制造方法。光学系统包括：衬底；波导，设置在衬底上；光纤，光学连接至波导；以及光学连接器件，设置在光纤和波导之间。光学连接器件配置成将光纤光学连接至波导。光学连接器件包括设置在衬底上的介电层、设置在介电层内的第一水平面中的半导体渐缩结构、以及设置在介电层内的第二水平面中的多尖端介电结构。第一水平面和第二水平面彼此不同。本申请的实施例提供了光学系统及用于制造光学连接器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN115831943A
公开(公告)日：2023-03-21
申请号：CN202210669417.1
申请日：2022-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H01L21/48
Abstract: 本发明的实施例涉及封装件及其形成方法。该方法包括将III‑V管芯直接接合到互补金属氧化物半导体(CMOS)管芯以形成管芯堆叠件。III‑V管芯包括(111)半导体衬底以及第一电路，第一电路包括形成在(111)半导体衬的表面处的基于III‑V的n型晶体管。CMOS管芯包括(100)半导体衬底以及第二电路，第二电路包括位于(100)半导体衬底上的n型晶体管和p型晶体管。第一电路电连接到第二电路。
-
公开(公告)号：CN115508946A
公开(公告)日：2022-12-23
申请号：CN202210030543.2
申请日：2022-01-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体组件及其形成方法以及光耦合系统。公开具有高耦合效率和低偏振相关损耗的边缘耦合器，以及制造边缘耦合器的方法。在一个实施例中，公开用于光耦合的半导体组件。半导体组件包括：衬底；光波导，在衬底之上；及多个层，在光波导之上。多个层包括设置在半导体组件的边缘的多个耦合柱。多个耦合柱形成边缘耦合器，其被配置为将光波导光学耦合到位于半导体组件的边缘的光纤。
-
公开(公告)号：CN114725095A
公开(公告)日：2022-07-08
申请号：CN202210118439.9
申请日：2022-02-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/78 , H01L21/8256
Abstract: 本公开涉及具有非对称衬底接触件的2D沟道晶体管结构。提供了半导体器件及其形成方法。一种方法包括提供具有半导体结构的工件；在半导体结构上方淀积二维(2D)材料层；形成与半导体结构和2D材料层电连接的源极特征和漏极特征，其中源极特征和漏极特征包括半导体材料；并且在二维材料层上方形成栅极结构，该栅极结构介于源极特征和漏极特征之间。栅极结构、源极特征、漏极特征、半导体结构和2D材料层被配置为形成场效应晶体管。半导体结构和2D材料层分别充当源极特征和漏极特征之间的第一沟道和第二沟道。
-
公开(公告)号：CN113156583A
公开(公告)日：2021-07-23
申请号：CN202110345976.2
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了制造具有高折射率材料的光学器件的方法。方法包括：在衬底上形成第一氧化物层；以及在第一氧化物层上形成具有第一沟槽和第二沟槽的图案化的模板层。图案化的模板层的材料具有第一折射率。方法还包括：在第一沟槽和第二沟槽内分别形成波导的第一部分和光耦合器的第一部分；在图案化的模板层的顶面上形成波导的第二部分和光耦合器的第二部分；以及在波导和光耦合器的第二部分上沉积包覆层。波导和光耦合器包括具有比第一折射率大的第二折射率的材料。本申请的实施例还涉及光学器件。
-
公开(公告)号：CN113009623A
公开(公告)日：2021-06-22
申请号：CN202011472785.4
申请日：2020-12-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，本公开涉及一种集成芯片，所述集成芯片包括排列在衬底之上的绝缘体层。此外，上部布线结构排列在绝缘体层之上且由半导体材料制成。下部光学布线结构排列在衬底下方且嵌置在下部介电结构中。集成芯片还包括排列在衬底下方且直接接触衬底的减反射层。
-
-
-
-
-
-
-
-
-
Search Results
141
records
(took 0.043 seconds)
