公开(公告)号：CN108231740A

公开(公告)日：2018-06-29

申请号：CN201710455884.3

申请日：2017-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 尼克萨姆拉 ,  斯帝芬鲁苏

IPC: H01L23/538

Abstract: 一种半导体装置包括：位于彼此顶上的第一金属化层、第二金属化层、及第三金属化层，设置于衬底上方，其中所述第一金属化层、所述第二金属化层、及所述第三金属化层中的每一者包括形成于相应介电层中的相应金属化结构，其中所述第二金属化层设置于所述第一金属化层与所述第三金属化层之间；以及通孔塔结构，从所述第一金属化层延伸至所述第三金属化层，以电耦合所述第一金属化层与所述第三金属化层各自的所述相应金属化结构的至少一部分。

公开(公告)号：CN113114222B

公开(公告)日：2024-06-21

申请号：CN202011228545.X

申请日：2020-11-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖柏嘉 ,  斯帝芬鲁苏 ,  刘祈麟 ,  格雷戈里杰罗姆格鲁伯

IPC: H03K19/20

Abstract: 一种使用与或非门及或与非门的触发器电路包括：多路复用器单元，具有在第一信号与第二信号之间进行选择的多路复用器；主单元，具有两个或与非门，其中第一或与非门耦合在第一节点(N1)与第三节点(N3)之间，第二或与非门耦合在第二节点(N2)与第四节点(N4)之间；从单元，具有两个与或非门，其中第一与或非门耦合在第三节点(N3)与第五节点(N5)之间，第二与或非门耦合在第四节点(N4)与第六节点(N6)之间；以及时钟，用于控制所述两个与或非门及所述两个或与非门，所述时钟连接到第一与或非门及第二与或非门以及第一或与非门及第二或与非门。

公开(公告)号：CN114815054A

公开(公告)日：2022-07-29

申请号：CN202110599643.2

申请日：2021-05-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 石志聪 ,  周淳朴 ,  斯帝芬鲁苏 ,  徐英杰 ,  卓联洲

IPC: G02B6/124 ,  G02B6/122 ,  G02B6/30

Abstract: 公开一种用于光学耦合的装置和方法。在一个实例中，所描述的装置包含：平面层；光栅区，包括布置在平面层中以形成二维光栅的散射元件阵列；第一锥形结构，形成在平面层中，以将光栅区的第一侧连接到第一波导，其中第一锥形结构的形状是对于垂直于平面层中的光栅区的第一侧的任何线不对称的第一三角形；以及第二锥形结构，形成在平面层中，以将光栅区的第二侧连接到第二波导，其中第二锥形结构的形状是对于垂直于平面层中的光栅区的第二侧的任何线不对称的第二三角形，其中第一侧和第二侧大体上彼此垂直。

公开(公告)号：CN114660711A

公开(公告)日：2022-06-24

申请号：CN202110727767.4

申请日：2021-06-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 斯帝芬鲁苏 ,  赖比尔伊斯兰 ,  宋巍巍

IPC: G02B6/12 ,  G02B6/122

Abstract: 本发明实施例提供了一种封装及半导体器件及其形成方法。本文中阐述了光子和电子元件的异构封装集成。在一个实施例中，一种所公开的封装包括：封装衬底；第一层，包括位于封装衬底上的电子管芯；及包括光子管芯的第二层。第二层结合到第一层上使得光子管芯结合到电子管芯上。

公开(公告)号：CN114284382A

公开(公告)日：2022-04-05

申请号：CN202110448356.1

申请日：2021-04-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 石志聪 ,  卢皓彦 ,  徐英杰 ,  斯帝芬鲁苏 ,  周淳朴

IPC: H01L31/105 ,  H01L31/0352 ,  H01L31/0232 ,  H01L31/18 ,  G02B6/122

Abstract: 一种半导体器件。半导体器件包含位于第一介电层上方的波导。波导的第一部分具有第一宽度，且波导的第二部分具有大于第一宽度的第二宽度。半导体器件包含第一掺杂半导体结构和第二掺杂半导体结构。波导的第二部分位于第一掺杂半导体结构与第二掺杂半导体结构之间。

公开(公告)号：CN113114222A

公开(公告)日：2021-07-13

申请号：CN202011228545.X

申请日：2020-11-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖柏嘉 ,  斯帝芬鲁苏 ,  刘祈麟 ,  格雷戈里杰罗姆格鲁伯

IPC: H03K19/20

Abstract: 一种使用与或非门及或与非门的触发器电路包括：多路复用器单元，具有在第一信号与第二信号之间进行选择的多路复用器；主单元，具有两个或与非门，其中第一或与非门耦合在第一节点(N1)与第三节点(N3)之间，第二或与非门耦合在第二节点(N2)与第四节点(N4)之间；从单元，具有两个与或非门，其中第一与或非门耦合在第三节点(N3)与第五节点(N5)之间，第二与或非门耦合在第四节点(N4)与第六节点(N6)之间；以及时钟，用于控制所述两个与或非门及所述两个或与非门，所述时钟连接到第一与或非门及第二与或非门以及第一或与非门及第二或与非门。

公开(公告)号：CN113009623A

公开(公告)日：2021-06-22

申请号：CN202011472785.4

申请日：2020-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋巍巍 ,  斯帝芬鲁苏 ,  陈建宏 ,  卓联洲 ,  郭丰维

IPC: G02B6/12 ,  G02B6/122 ,  G02B6/124 ,  G02B6/13

Abstract: 在一些实施例中，本公开涉及一种集成芯片，所述集成芯片包括排列在衬底之上的绝缘体层。此外，上部布线结构排列在绝缘体层之上且由半导体材料制成。下部光学布线结构排列在衬底下方且嵌置在下部介电结构中。集成芯片还包括排列在衬底下方且直接接触衬底的减反射层。

公开(公告)号：CN118712172A

公开(公告)日：2024-09-27

申请号：CN202410574190.1

申请日：2024-05-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 斯帝芬鲁苏 ,  卓联洲 ,  钟铭洋 ,  黄泰钧 ,  鲁又诚

IPC: H01L23/538 ,  H01L21/60

Abstract: 一种示例性封装包括光子管芯、电子管芯和封装构件。电子管芯具有设置在前侧互连结构和背侧互连结构之间的电子器件层。背侧互连结构被配置为向电子器件层传输电力。光子管芯、电子管芯和封装构件从上到下进行堆叠。电子管芯的背侧互连结构连接到封装构件，且光子管芯连接到电子管芯。在一些实施例中，光子管芯和电子管芯各自不含半导体穿孔，例如，硅穿孔。在一些实施例中，光子管芯的前侧互连结构连接到电子管芯的前侧互连结构。在一些实施例中，光子管芯的背侧互连结构连接到电子管芯的前侧互连结构。

公开(公告)号：CN114284382B

公开(公告)日：2024-06-14

申请号：CN202110448356.1

申请日：2021-04-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 石志聪 ,  卢皓彦 ,  徐英杰 ,  斯帝芬鲁苏 ,  周淳朴

IPC: H01L31/105 ,  H01L31/0352 ,  H01L31/0232 ,  H01L31/18 ,  G02B6/122

Abstract: 本公开提供一种半导体器件形成半导体器件的方法。半导体器件包含位于第一介电层上方的波导。波导的第一部分具有第一宽度，且波导的第二部分具有大于第一宽度的第二宽度。半导体器件包含第一掺杂半导体结构和第二掺杂半导体结构。波导的第二部分位于第一掺杂半导体结构与第二掺杂半导体结构之间。

公开(公告)号：CN109671701B

公开(公告)日：2022-11-15

申请号：CN201810036526.3

申请日：2018-01-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 尼克萨姆拉 ,  艾伦罗斯 ,  艾力克苏宁 ,  斯帝芬鲁苏 ,  保罗拉努奇

IPC: H01L27/01 ,  H01L25/18 ,  H01L21/768 ,  H01L49/02

Abstract: 一种装置包括半导体管芯。所述半导体管芯上形成有具有相同设计的多个多相式电压调节器模块，所述多个多相式电压调节器模块形成在共用半导体衬底上。