-
公开(公告)号：CN115831943A
公开(公告)日：2023-03-21
申请号：CN202210669417.1
申请日：2022-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H01L21/48
Abstract: 本发明的实施例涉及封装件及其形成方法。该方法包括将III‑V管芯直接接合到互补金属氧化物半导体(CMOS)管芯以形成管芯堆叠件。III‑V管芯包括(111)半导体衬底以及第一电路，第一电路包括形成在(111)半导体衬的表面处的基于III‑V的n型晶体管。CMOS管芯包括(100)半导体衬底以及第二电路，第二电路包括位于(100)半导体衬底上的n型晶体管和p型晶体管。第一电路电连接到第二电路。
-
公开(公告)号：CN119602774A
公开(公告)日：2025-03-11
申请号：CN202411619066.9
申请日：2024-11-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K17/687
Abstract: 一种驱动电路，包括驱动级和第一子电路。驱动级包括被配置为驱动功率器件的第一驱动器件和第二驱动器件。第一子电路电连接到驱动级。第一子电路包括第一预充电电路和第一预驱动电路。第一预驱动电路电连接到第一预充电电路和第一驱动器件。第一预充电电路被配置为响响应于驱动电路的输入信号具有第一信号电平，产生第一预充电电压。第一预充电电路还被配置为响应于输入信号具有不同于第一信号电平的第二信号电平，基于第一预充电电压完全接通第一预驱动电路中的第一预驱动器件以驱动第一驱动器件。本申请的实施例还公开了驱动电路的多级预充电电路、操作驱动电路的方法。
-
公开(公告)号：CN118522750A
公开(公告)日：2024-08-20
申请号：CN202410509714.9
申请日：2024-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/205 , H01L29/40 , H01L29/417 , H01L29/778 , H01L21/335
Abstract: 本公开的各个实施例涉及包括多个类场板(QFP)的半导体器件，用于增强晶圆均匀性和性能。沟道层和阻挡层堆叠在衬底上，并且沟道层容纳二维载气(2DCG)。源电极、漏电极和栅电极置于沟道层和阻挡层上面，并且所述栅电极在第一方向上位于所述源电极与所述漏电极之间。多个QFP位于栅电极与漏电极之间。此外，所述多个QFP电容耦合至或直接电耦接至漏电极，并且在横向于第一方向的第二方向上成直线彼此横向间隔开。本申请的实施例还提供了集成芯片及其形成方法。
-
公开(公告)号：CN116682806A
公开(公告)日：2023-09-01
申请号：CN202310247159.2
申请日：2023-03-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544 , G01R31/26 , H01L29/778 , H01L21/335
Abstract: 本发明的实施例提供了一种半导体器件，包括晶体管，所述晶体管包括：多个层，其中所述多个层中的每一个均具有至少一种III族‑V族化合物材料；栅电极，可操作地连接至所述多个层中的至少一层；源电极，设置在栅电极的第一侧；漏电极，设置在栅电极的第二侧；场板，设置在栅电极与漏电极之间；多根导线，设置在栅电极、源电极和漏电极上方。该半导体器件还包括多个测试结构，其中，包括第一金属图案和第二金属图案的每个测试结构模拟栅电极、源电极、漏电极、场板中的至少一个或多根导线中的至少一根。本发明的实施例还提供了一种测试半导体器件的方法。
-
公开(公告)号：CN116566359A
公开(公告)日：2023-08-08
申请号：CN202310224016.X
申请日：2023-03-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文描述了用于生成具有特定占空比的脉冲宽度调制(PWM)信号的系统、方法和器件。在一个实施例中，系统包括方波发生器和逻辑器件。方波生成器用以延迟输入方波信号以生成多个方波信号。逻辑器件被配置为对多个方波信号中的两个方波信号执行逻辑操作，进而生成具有对应于两个方波信号的占空比的PWM信号。本申请的实施例还提供了信号生成系统、器件和生成脉冲宽度调制信号方法。
-
Patent Agency Ranking
公开(公告)号：CN113764297B
公开(公告)日：2025-03-07
申请号：CN202110275812.7
申请日：2021-03-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明为一种氮化镓场效应晶体管的可靠性内置自测装置、电路和方法。所述装置包括：高端氮化镓场效应晶体管；低端氮化镓场效应晶体管；高端驱动器，耦合到所述高端氮化镓场效应晶体管的栅极；低端驱动器，耦合到所述低端氮化镓场效应晶体管的栅极；以及驱动器电路，耦合到所述高端驱动器和所述低端驱动器并被配置成产生能够驱动所述高端氮化镓场效应晶体管和所述低端氮化镓场效应晶体管的驱动信号，其中在所述高端驱动器和所述低端驱动器及所述驱动器电路内，所述高端氮化镓场效应晶体管和所述低端氮化镓场效应晶体管及所述晶体管在前道(FEOL)工艺期间在同一半导体器件层上被图案化。
-
公开(公告)号：CN119134246A
公开(公告)日：2024-12-13
申请号：CN202411117394.9
申请日：2024-08-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供一种静电放电保护的电路及方法。电路包括基板、在基板上的靶装置、及电耦合至靶装置的静电放电(ESD)装置。ESD装置包括电耦合至第一参考电压供应及第二参考电压供应的ESD侦测电路、电耦合至ESD侦测电路并用以回应于在第一或第二参考电压供应上的ESD事件而经触发的反向器电路、电耦合至反向器电路并用以对自反向器电路放电的电流进行整流的整流器电路、及电耦合至整流器电路并用以对经由整流器电路传递的剩余电流进行放电的晶体管。
-
公开(公告)号：CN115856565A
公开(公告)日：2023-03-28
申请号：CN202210822013.1
申请日：2022-07-12
Applicant: 台湾积体电路制造股份有限公司
IPC: G01R31/28
Abstract: 本发明的实施例提供了一种集成电路包括基于一种或多种III‑V族化合物材料形成的第一电路，第一电路被配置为以第一电压范围工作。该集成电路包括同样基于一种或多种III‑V族化合物材料形成的第二电路，第二电路可操作地连接至第一电路并且被配置为以第二电压范围工作，其中，第二电压范围显著高于第一电压范围。集成电路包括连接至第一电路的一组第一测试端子。该集成电路包括连接至第二电路的一组第二测试端子。分别施加至一组第一测试端子和一组第二测试端子的测试信号彼此独立。本发明的实施例还提供了用于测试集成电路的方法和系统。
-
公开(公告)号：CN113764297A
公开(公告)日：2021-12-07
申请号：CN202110275812.7
申请日：2021-03-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明为一种氮化镓场效应晶体管的可靠性内置自测装置、电路和方法。所述装置包括：高端氮化镓场效应晶体管；低端氮化镓场效应晶体管；高端驱动器，耦合到所述高端氮化镓场效应晶体管的栅极；低端驱动器，耦合到所述低端氮化镓场效应晶体管的栅极；以及驱动器电路，耦合到所述高端驱动器和所述低端驱动器并被配置成产生能够驱动所述高端氮化镓场效应晶体管和所述低端氮化镓场效应晶体管的驱动信号，其中在所述高端驱动器和所述低端驱动器及所述驱动器电路内，所述高端氮化镓场效应晶体管和所述低端氮化镓场效应晶体管及所述晶体管在前道(FEOL)工艺期间在同一半导体器件层上被图案化。
-
公开(公告)号：CN220156503U
公开(公告)日：2023-12-08
申请号：CN202321175783.8
申请日：2023-05-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K17/60 , H02H9/04 , H01L29/778
Abstract: 一种切换电路包括主电路，此主电路包括多个第一晶体管。主电路具有第一节点、第二节点，及第三节点且回应于通过第一节点接收的控制信号而操作，并且第二节点经配置为接收供应电压。切换电路亦包括辅助电路，此辅助电路电性耦接到主电路的第二节点并且经配置为向主电路提供电涌保护。辅助电路包括第二晶体管。第二晶体管的崩溃电压与多个第一晶体管的每个第一晶体管的崩溃电压不同。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.031 seconds)
