借助于可编程电路合成来制造集成电路的方法及系统

    公开(公告)号:CN112100966A

    公开(公告)日:2020-12-18

    申请号:CN202010331620.9

    申请日:2020-04-24

    Abstract: 本发明实施例涉及借助于可编程电路合成来制造集成电路的方法及系统。本发明实施例提供一种制造半导体结构的方法。所述方法包含:根据预定准则将参数值集指派给所述集成电路的单位单元的单位单元示意图中的所述单位单元的尺寸参数集,其中以所述参数值集为特征的所述单位单元具有满足所述预定准则的电路特性;根据所述单位单元示意图生成所述单位单元的单位单元布局;生成包括所述单位单元布局的多个复制物的电路布局,所述单位单元布局的所述复制物分别与所述集成电路的电路平面规划中的电路块对应地布置;及根据所述电路布局制造所述集成电路。

    半导体装置中布局的方法
    22.
    发明公开

    公开(公告)号:CN110854071A

    公开(公告)日:2020-02-28

    申请号:CN201910773699.8

    申请日:2019-08-21

    Abstract: 一种半导体装置中布局的方法,其特征在于,包括:接收包括多个主动区域的初步装置布局;分析初步装置布局,以识别在多个主动区域之间的空区域;决定与空区域接界的主动区域的配置;从过渡单元库选择过渡单元,其中过渡单元具有用于降低相邻过渡单元的主动区域中的密度梯度效应的过渡配置;以及将过渡单元插入空区域中,以界定经修改的装置布局。

    具有非对称镜像布局模拟单元的集成电路

    公开(公告)号:CN110277385A

    公开(公告)日:2019-09-24

    申请号:CN201910197192.2

    申请日:2019-03-15

    Abstract: 本发明实施例涉及具有非对称镜像布局模拟单元的集成电路。根据本发明的一些实施例,在第一集成电路列中,第一单元有源区域顶部边缘与第一阻障线分隔开第一分隔距离,第一单元有源区域底部边缘与第二阻障线分隔开第二分隔距离,第二单元有源区域顶部边缘与第三阻障线分隔开所述第二分隔距离,且第二有源区域底部边缘与第四阻障线分隔开所述第一分隔距离。在第二列中,第三单元有源区域顶部边缘与第五阻障线分隔开所述第一距离,且第三单元有源区域底部边缘与第六阻障线分隔开第三距离。所述第一分隔距离和所述第三分隔距离不同于所述第二分隔距离。所述第一阻障线与所述第五阻障线对准。

    MOS电容器、半导体制造方法以及MOS电容器电路

    公开(公告)号:CN107564970A

    公开(公告)日:2018-01-09

    申请号:CN201611246207.2

    申请日:2016-12-29

    Abstract: 本发明实施例公开了一种金属氧化物半导体(MOS)电容器。MOS电容器包括前段制程(FEOL)场效应晶体管(FET)和多个中间段制程(MEOL)导电结构。FEOL FET包括设置在半导体衬底中的源极区和漏极区和位于半导体结构上方的栅极。在栅极的顶面上设置多个MEOL导电结构。MEOL导电结构的至少一个与后端制程(BEOL)金属层电断开。本发明也公开了半导体制造方法和MOS电容器电路。本发明实施例涉及MOS电容器、半导体制造方法以及MOS电容器电路。

Patent Agency Ranking