自动产生集成电路布局的方法

    公开(公告)号:CN101661524B

    公开(公告)日:2012-08-29

    申请号:CN200910126096.5

    申请日:2009-03-10

    CPC classification number: G06F17/5077

    Abstract: 本发明是有关于自动产生集成电路布局的方法。该方法包括决定第一元件高度;制作具有第一元件高度的多个标准元件;以及藉由置放与绕线标准元件以从标准元件中产生集成电路布局,其中产生集成电路布局的步骤包括:应用标记层来标示出特定元件,以制作一过渡布局;以及使用至少一逻辑操作于由过渡布局撷取出的一资料库中,借此制造所需的多个布局变化,进而产生一最终集成电路布局,其中该些布局变化包含加宽一特定元件的晶体管通道长度,及在最终集成电路布局中设置虚拟结构。藉由本发明,可改善集成电路布局面积的利用,同时由于元件的设置可被网格化,所以元件能够轻易地替换,且由于元件间的接点对齐,使得元件间的线路内连结更容易。

    分解集成电路布局的方法以及计算机可读取媒体

    公开(公告)号:CN102147820A

    公开(公告)日:2011-08-10

    申请号:CN201010546487.5

    申请日:2010-11-12

    CPC classification number: G06F17/5081

    Abstract: 本发明涉及一种分解集成电路布局的方法以及储存有多个计算机指令的计算机可读取媒体。本发明的各种实施例提供确保集成电路的布局是可分开的。在一方法实施例中,在具有一布局库的一客户场所产生一布局以作为输入,其中布局库提供已确认为可分开的且能够使用的示例性布局,和可避免导致冲突的布局。本发明的实施例亦提供一实时奇循环(real-time odd cycle)检查器,其中在布局产生期间,该检查器在冲突区域和奇循环出现时,实时将它们识别出来。为了减少内存的使用,可以分开各种装置的布局,以针对冲突来检查每一单独的布局或少数布局,而不是整个应用电路的一个大的布局。一旦在客户场所准备好布局,它就被发送到制造场所分解成二光罩并流片完成(taped-out)。本发明亦有揭露其它实施例。

    自动产生集成电路布局的方法

    公开(公告)号:CN101661524A

    公开(公告)日:2010-03-03

    申请号:CN200910126096.5

    申请日:2009-03-10

    CPC classification number: G06F17/5077

    Abstract: 本发明是有关于一种自动产生集成电路(IC)布局的方法。该方法包括决定第一元件高度;制作具有第一元件高度的多个标准元件;以及藉由置放与绕线(Placing and Routing)该些标准元件以从该些标准元件中产生集成电路布局。藉由本发明,可改善集成电路布局面积的利用,同时由于元件的设置可被网格化,所以元件能够轻易地替换,且由于元件间的接点对齐,使得元件间的线路内连结更容易。

Patent Agency Ranking