-
公开(公告)号：CN110688094B
公开(公告)日：2021-01-26
申请号：CN201910861698.9
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F7/72
Abstract: 本发明属于计算机整数乘法校验设计技术领域，特别涉及一种基于并行压缩循环的余数运算电路及方法。包括多个输入端，分别用于输入多个同位宽的二进制数；模加法器，用于输出求余结果；一层或多层进位保留加法器组件，设置在多个输入端和模加法器之间；每一层进位保留加法器组件包括一个或者多个进位保留加法器；最上层的进位保留加法器的两个输出连接至模加法器的输入，其余每层进位保留加法器的和输出作为下层进位保留加法器的输入，其余每层进位保留加法器的进位输出向最左移动1位以后作为下层进位保留加法器的输入；同位宽的二进制数由整数拆分而成。仅在最后输出一级采用了模加法器，而中间级均采用进位保留加法器提高了电路的时序性能。
-
公开(公告)号：CN110704343B
公开(公告)日：2021-01-05
申请号：CN201910852824.4
申请日：2019-09-10
Applicant: 无锡江南计算技术研究所
IPC: G06F13/28
Abstract: 本发明提供面向众核处理器访存和片内通信的数据传输方法与装置，属于计算机体系结构与处理器微结构领域。该面向众核处理器访存和片内通信的数据传输方法与装置包括如下步骤：S1：通道指令缓冲单元获取1或多个源核心处理器发出的通道指令；S2：从通道指令缓冲单元内抽取DMA通道指令或者RMA通道指令；S3：从DMA通道指令中解析DMA微访问，并将DMA微访问发送至内存，从RMA通道指令中解析RMA微访问发送至目标核心处理器中；S4：获取内存返回的应答或者目标核心处理器返回的应答后发起回答字操作。本发明减少了硬件逻辑开销，实现高效的实现片内数据复用，提升众核处理器的计算能力。
-
公开(公告)号：CN102788952A
公开(公告)日：2012-11-21
申请号：CN201210325620.3
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
IPC: G01R31/28
Abstract: 本发明提供了一种芯片测试方法。建立用于模拟待测芯片的芯片功能的参考模型。将随机测试激励在参考模型中运行，并且将随机测试激励的运行轨迹利用MD5算法进行压缩，以便得到一个标准参考值。将与随机测试激励一致的随机测试程序和MD5算法程序加载到芯片中，并且，所述MD5算法程序与所述第二步骤中的MD5算法相对应。使芯片运行随机测试程序。使芯片运行MD5算法程序，从而把随机测试激励的运行轨迹压缩成实际运行值。将芯片的实际运行值从芯片中扫描出来。将从芯片中扫描出来的实际运行值与参考模型的标准参考值进行比较，从而验证芯片的功能正确性。
-
公开(公告)号：CN110727611B
公开(公告)日：2022-01-07
申请号：CN201910848710.2
申请日：2019-09-09
Applicant: 无锡江南计算技术研究所
IPC: G06F12/0831 , G06F11/22
Abstract: 本发明涉及芯片验证技术领域，具体涉及一种带状态监测的可配置一致性验证方法。本发明通过以下技术方案得以实现的：一种带状态监测的可配置一致性验证系统，包含片上网络以及片上网络连接的核组，每个所述核组包含核心、存储控制器和访存一致性处理部件；所述核心用于生成与发送激励；所述访存一致性处理部件接收来自所述核心发送来的激励并从所述存储控制器中取得结果返还至所述核心；所述核心还用于对所述结果进行验证；还包含动态监测模块。本发明的目的是提供一种带状态监测的可配置一致性验证方法，不仅能快速灵活的构建Cache一致性验证环境，且能动态实时的监测各个模块的状态。
-
公开(公告)号：CN110795897A
公开(公告)日：2020-02-14
申请号：CN201910841142.3
申请日：2019-09-06
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及芯片验证技术领域，具体涉及一种针对多种错误类型的片上存储器BIST验证方法。本发明通过以下技术方案得以实现的：一种针对多种错误类型的片上存储器BIST验证方法，S01、验证环境搭建步骤、S02、激励规则制定步骤、S03、造错模块添加步骤、S04、结果验证步骤。本发明的目的是提供一种针对多种错误类型的片上存储器BIST验证方法，在测试过程中，充分遍历实现BIST测试中所有可出现的错误类型，保证测试修复逻辑的正确性并提升操作效率。
-
Patent Agency Ranking
公开(公告)号：CN110795299A
公开(公告)日：2020-02-14
申请号：CN201910861818.5
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F11/263 , G06F7/483 , G06F7/499
Abstract: 本发明涉及计算机设计验证技术领域，具体涉及浮点验证数据空间压缩方法。本发明通过以下技术方案得以实现的：浮点验证数据空间压缩方法，对以下三个内容进行数据空间的压缩：内容一：根据浮点数据格式进行压缩；内容二：根据舍入功能点特殊值进行压缩；内容三：根据溢出功能点特殊值进行压缩；在所述内容一中，对各种浮点格式特殊值构成的排列组合作为激励内容进行验证。本发明的目的是提供一种有效的压缩验证数据空间的方法，对浮点部件进行高效模拟验证，通过对IEEE-754浮点标准和各种浮点运算算法的深入分析，建立了一套高效的模拟验证环境，在短时间内成功高效完成对浮点部件的验证。
-
公开(公告)号：CN110688094A
公开(公告)日：2020-01-14
申请号：CN201910861698.9
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F7/72
Abstract: 本发明属于计算机整数乘法校验设计技术领域，特别涉及一种基于并行压缩循环的余数运算电路及方法。包括多个输入端，分别用于输入多个同位宽的二进制数；模加法器，用于输出求余结果；一层或多层进位保留加法器组件，设置在多个输入端和模加法器之间；每一层进位保留加法器组件包括一个或者多个进位保留加法器；最上层的进位保留加法器的两个输出连接至模加法器的输入，其余每层进位保留加法器的和输出作为下层进位保留加法器的输入，其余每层进位保留加法器的进位输出向最左移动1位以后作为下层进位保留加法器的输入；同位宽的二进制数由整数拆分而成。仅在最后输出一级采用了模加法器，而中间级均采用进位保留加法器提高了电路的时序性能。
-
公开(公告)号：CN102788952B
公开(公告)日：2015-04-08
申请号：CN201210325620.3
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
IPC: G01R31/28
Abstract: 本发明提供了一种芯片测试方法。建立用于模拟待测芯片的芯片功能的参考模型。将随机测试激励在参考模型中运行，并且将随机测试激励的运行轨迹利用MD5算法进行压缩，以便得到一个标准参考值。将与随机测试激励一致的随机测试程序和MD5算法程序加载到芯片中，并且，所述MD5算法程序与所述第二步骤中的MD5算法相对应。使芯片运行随机测试程序。使芯片运行MD5算法程序，从而把随机测试激励的运行轨迹压缩成实际运行值。将芯片的实际运行值从芯片中扫描出来。将从芯片中扫描出来的实际运行值与参考模型的标准参考值进行比较，从而验证芯片的功能正确性。
-
公开(公告)号：CN115328619A
公开(公告)日：2022-11-11
申请号：CN202211038503.9
申请日：2022-08-29
Applicant: 无锡江南计算技术研究所
Abstract: 本申请公开了一种支持阵列私有和共享数据访问的地址标识方法及装置，其方法包括：当检测到芯片阵列内任意一个源计算核心执行访存指令时，计算出访问地址；基于访问地址判断访存指令的访问类型；当确定访问类型为共享空间访问时，基于源计算核心的请求转发部件将访存指令的请求转发至芯片阵列的局域网络；基于局域网络将访存指令的请求发送至目标计算核心，并由目标计算核心的访存部件对本地存储数据进行访问；对访存指令、访存指令的访问类型以及目标计算核心进行标识。本方法可支持阵列内私有和共享数据访问两种方式，通过在阵列内进行解析处理和路由访问，使得芯片具有轻量级和处理简单的特征，且还可有效改善计算性能以及数据访问速率。
-
公开(公告)号：CN115269010A
公开(公告)日：2022-11-01
申请号：CN202210966719.5
申请日：2022-08-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种支持处理功能扩展的指令构建方法及装置，属于高性能微处理器设计技术领域。该方法包括如下步骤：S1：从处理器中获取目标源操作数；S2：将目标功能描述符存储于目标源操作数；S3：控制加速器对目标源操作数中的目标功能描述符进行解析获取目标指令功能。本发明将目标功能描述符存储在目标源操作数中，实现描述指令功能，由加速器对输入的功能描述符进行解析来识别指令功能，因此可以在不扩展指令长度的前提下进一步扩展指令的功能。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.067 seconds)
