-
公开(公告)号：CN114649399A
公开(公告)日：2022-06-21
申请号：CN202111435501.9
申请日：2021-11-29
Applicant: 国际商业机器公司
Abstract: 本发明涉及一种半导体结构。该半导体结构包括在衬底上的纳米片堆叠，每个纳米片堆叠包括牺牲半导体材料和半导体沟道材料的交替层以及围绕纳米片堆叠的第一子组的半导体沟道层的结晶化栅极电介质层、在结晶化栅极电介质的顶部上并且包围纳米片堆叠的第一子组的半导体沟道材料层的偶极层、以及由围绕纳米片堆叠的第二子组的半导体沟道层的扩散的偶极材料改性的栅极电介质。一种方法，包括在衬底上形成纳米片堆叠，每个纳米片堆叠包括牺牲半导体材料和半导体沟道材料的交替层，去除纳米片堆叠的组的牺牲半导体材料层，形成围绕纳米片堆叠的半导体沟道层的栅极电介质，以及结晶化纳米片堆叠的子组的栅极电介质。
-
-
公开(公告)号：CN116529889A
公开(公告)日：2023-08-01
申请号：CN202180075474.0
申请日：2021-10-28
Applicant: 国际商业机器公司
IPC: H01L29/66
Abstract: 一种半导体结构可以包括在垂直晶体管的底部源极漏极下方的埋入式电源轨和在底部源极漏极下方的电介质双层。电介质双层可以在埋入式电源轨和底部源极漏极之间。半导体结构可以包括在底部源极漏极下方的硅锗双层，硅锗双层可以与埋入式电源轨相邻。半导体结构可以包括埋入式电源轨触点。埋入式电源轨触点可以将底部源极漏极连接至埋入式电源轨。所述电介质双层可以包括第一电介质层和电介质衬垫。第一电介质层可以与底部源极漏极直接触。电介质衬垫可以围绕埋入式电源轨。硅锗双层可以包括第一半导体层和在第一半导体层下方的第二半导体层。
-
公开(公告)号：CN110651365B
公开(公告)日：2023-03-21
申请号：CN201880033254.X
申请日：2018-06-07
Applicant: 国际商业机器公司
IPC: H01L27/04
Abstract: 一种形成具有不同沟道长度的多个垂直传输鳍式场效应晶体管(VT FinFETs)的方法，包括：在衬底的第一区域上形成垂直鳍和在衬底的第二区域上形成垂直鳍；在衬底的第二区域上的垂直鳍上形成盖块；在衬底的第一区域上形成第一底部源极/漏极，其中第一底部源极/漏极覆盖第一区域上的垂直鳍的下部；去除盖块；以及在衬底的第二区域中形成第二底部源极/漏极，其中第二底部源极/漏极在衬底的表面下方，其中第二底部源极/漏极不覆盖第二区域上的垂直鳍的下部。
-
公开(公告)号：CN115669287A
公开(公告)日：2023-01-31
申请号：CN202180036597.3
申请日：2021-04-29
Applicant: 国际商业机器公司
Abstract: 本发明提供一种制造双镶嵌交叉条阵列的方法。该方法包括在衬底上形成底电极层以及在该底电极层上形成第一存储器器件。该方法还包括在第一存储器器件上形成双镶嵌结构，其中双镶嵌结构包括顶电极层和第一通孔，其中第一通孔形成于第一存储器器件与顶电极层之间。还提供了双镶嵌交叉条的实施例和用于禁用双镶嵌交叉条阵列的存储器器件的实施例。
-
Patent Agency Ranking
公开(公告)号：CN110892513A
公开(公告)日：2020-03-17
申请号：CN201880026997.4
申请日：2018-04-13
Applicant: 国际商业机器公司
IPC: H01L21/336
Abstract: 半导体器件及其形成方法包括在第一类型区域和第二类型区域中的底部源极/漏极层上形成垂直半导体沟道。栅极介电层形成在垂直半导体沟道的侧壁上。在第一类型区域中形成第一类功函数层。在第一类型区域和第二类型区域中形成第二类功函数层。在第二类型区域中形成厚度匹配层，使得第一类型区域中的层堆叠具有与第二类型区域中的层堆叠相同的厚度。顶部源极/漏极区域形成在垂直沟道的顶部部分上。
-
公开(公告)号：CN116806445A
公开(公告)日：2023-09-26
申请号：CN202280009258.0
申请日：2022-01-05
Applicant: 国际商业机器公司
IPC: H10B63/00
Abstract: 一种电子电路包括：多条字线；多条位线，在多个网格点处与所述多条字线相交；以及多个电阻式随机存取存储器单元，位于多个网格点处。电阻式随机存取存储器单元中的每一个包括：顶部金属(702)，耦合到以下中的一项：字线中的对应的一条字线和位线中的对应的一条位线；底部金属(704)，耦合到以下中的另一项：字线中的对应的一条字线和位线中的对应的一条位线；电介质(706)，夹在顶部金属与底部金属之间；以及高电阻半导体间隔件(701)，与电介质并联地将顶部金属和底部金属电连接。
-
-
公开(公告)号：CN111183518B
公开(公告)日：2023-09-08
申请号：CN201880065420.4
申请日：2018-10-16
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L21/336
Abstract: 半导体器件及其制造方法包括：对包括沟道层，沟道层之间的第一牺牲层以及沟道层与第一牺牲层之间的第二牺牲层的层堆叠进行构图，以形成一个或多个器件区域。第一牺牲层由具有与第一牺牲层的材料相同的晶格常数的材料形成，并且第二牺牲层由具有与第一牺牲层的材料不匹配的晶格的材料形成。从一个或多个器件区域中的沟道层的侧壁形成源极区域和漏极区域。蚀刻掉第一和第二牺牲层，以使沟道层从源极和漏极区域悬挂下来。在沟道层上沉积栅极叠层。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.022 seconds)
