-
公开(公告)号:CN103219322B
公开(公告)日:2015-10-21
申请号:CN201210270706.0
申请日:2012-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544 , G01R27/08
CPC classification number: G01R31/2886 , G01R31/2856 , H01L22/34 , H01L23/12 , H01L23/49827 , H01L24/16 , H01L2224/13099 , H01L2224/13111 , H01L2224/13147 , H01L2224/16225 , H01L2224/16227 , H01L2924/00014 , H01L2924/01047
Abstract: 一种三维集成电路(3DIC)包括具有至少一个有源器件的顶部芯片和具有导电布线层和通孔的中介层。3DIC进一步包括:多个导电连接器,被配置成电连接顶部芯片和中介层。3DIC进一步包括:顶部芯片或中介层中的至少一个上方的导电线。导电线沿着平行于顶部芯片或中介层的外部边缘的顶部芯片或中介层的周长设置。导电线被配置成电连接导电连接器。3DIC进一步包括:位于顶部芯片或中介层中的至少一个上方的至少一个测试元件。测试元件被配置成电连接至多个导电连接器。本发明还提供了一种具有电阻测量结构的三维集成电路及其使用方法。
-
公开(公告)号:CN103887193A
公开(公告)日:2014-06-25
申请号:CN201310164911.3
申请日:2013-05-07
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2889 , G01R1/07378 , H01L22/14
Abstract: 一种三维集成电路测试装置,包括:探针卡,被配置为将三维集成电路中的待测器件与具有多个测试模块的自动测试设备板连接在一起,其中,探针卡包括三维集成电路的多个已知合格管芯、三维集成电路的多个互连件以及多个探针接触件,其中,探针接触件被配置为将探针卡与三维集成电路的待测器件的测试接触件连接在一起。
-
公开(公告)号:CN103151337A
公开(公告)日:2013-06-12
申请号:CN201210076897.7
申请日:2012-03-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
CPC classification number: G01R1/07342 , G01R1/07378 , H01L2224/16225
Abstract: 一种用于晶圆级测试半导体IC封装的被测器件(DUT)的测试探测结构。该结构包括衬底、衬底通孔、形成在衬底的第一表面以接合探测卡的凸块阵列以及在衬底的第二表面上的至少一个探测单元。该探测单元包括形成在衬底的一个表面上的导电探测焊盘以及与该焊盘互连的至少一个微凸块。该焊盘通过通孔电连接到凸块阵列。一些实施例包括多个与焊盘相连接的微凸块,该焊盘被配置为与DUT上的微凸块匹配阵列相接合。在一些实施例中,DUT可以通过从探测卡通过凸块和微凸块阵列施加测试信号进行探测,而不直接探测DUT微凸块。
-
公开(公告)号:CN114759016A
公开(公告)日:2022-07-15
申请号:CN202210087610.4
申请日:2022-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/60 , H01L27/092 , H01L21/8238 , H03K17/687
Abstract: 本发明实施例涉及半导体、电路结构及其相关方法。提供一种电路结构。所述电路结构可包含:第一裸片区域,其包含输出门;第二裸片区域,其包含电路及输入门;及裸片间互连件。所述输入门可包含晶体管。所述电路可连接在所述裸片间互连件与所述晶体管的栅极区之间。所述电路可包含PMOS晶体管及NMOS晶体管。所述PMOS晶体管的第一源极/漏极区可连接到所述NMOS晶体管的第一源极/漏极区及所述裸片间互连件。
-
公开(公告)号:CN114328367A
公开(公告)日:2022-04-12
申请号:CN202011344794.5
申请日:2020-11-25
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
IPC: G06F15/78 , H01L23/498 , H01L25/18
Abstract: 本发明提供一种半导体器件的接口及用于排列结合半导体器件的接口方法。半导体器件的接口包括主器件及多个从器件。所述接口包括主接口及从接口。主接口实施在主器件中且包括由被排列成第一阵列的主结合件形成的主结合件图案。从接口实施在每一个从器件中且包括由被排列成第二阵列的从结合件形成的从结合件图案。主结合件的第一阵列包括第一中心行及分成两部分的第一组数据行,所述两部分相对于第一中心行完全对称。从结合件的第二阵列包括第二中心行及分成两部分的第二组数据行,所述两部分相对于第二中心行完全对称。第一中心行与第二中心行在芯片结合连接中对齐,且第一组数据行连接到第二组数据行。
-
公开(公告)号:CN114328328A
公开(公告)日:2022-04-12
申请号:CN202011347869.5
申请日:2020-11-26
Applicant: 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种用于三维半导体器件的在主器件与从器件之间进行接口的接口器件及接口方法。主器件产生命令且从器件根据命令产生数据。接口器件包括主接口以及从接口。主接口耦合到主器件且被配置成将命令发送到从器件和/或从从器件接收数据。从接口耦合到从器件且被配置成从主器件接收命令和/或将数据发送到主器件。主接口及从接口由时钟产生器产生的时钟驱动。主接口与从接口由一个或多个结合件和/或硅穿孔进行电连接。
-
-
-
-
-