公开(公告)号：CN120044715A

公开(公告)日：2025-05-27

申请号：CN202411888989.4

申请日：2024-12-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张祚荣 ,  林智鹏 ,  谢政宪 ,  陈颉彦 ,  余振华

IPC: G02F1/035 ,  G02F1/025 ,  G02F1/015 ,  G02B6/122 ,  G02B6/125

Abstract: 光子耦合器可包括第一输入波导、第二输入波导、第一输出波导、第二输出波导、耦合区，其中耦合区中的第一输入波导、第二输入波导、第一输出波导、与第二输出波导中的两者或更多者相关的电磁场彼此重叠、以及电光装置位于耦合区中且包括折射率，且折射率为施加电压的第一函数。耦合区沿着光学传播方向可包括有效耦合长度，且有效耦合长度为耦合区的物理长度与电光装置的折射率的乘积的第二函数。由于渐逝耦合，可调整施加至光子耦合器的电压以控制输入波导与输出波导之间传输的电磁能的混合比例。本公开还涉及到光子耦合器的形成方法以及一种光子装置。

公开(公告)号：CN120015738A

公开(公告)日：2025-05-16

申请号：CN202510078017.7

申请日：2025-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张祚荣 ,  林智鹏 ,  谢政宪 ,  陈颉彦 ,  郭鸿毅 ,  贾汉中

IPC: H01L23/538 ,  H01L21/768 ,  H10B12/00

Abstract: 在实施例中，半导体器件可以包括中介层。半导体器件也可以包括直接接合至中介层的多个小芯片。器件可以进一步包括直接接合至与多个小芯片相邻的中介层的多个中介层管芯，多个中介层管芯具有衬底通孔。器件可以额外包括位于多个中介层管芯中的至少一个上方并且接合至多个中介层管芯中的至少一个的存储器封装件。本申请的实施例涉及半导体器件及其形成方法。

公开(公告)号：CN120030958A

公开(公告)日：2025-05-23

申请号：CN202510119111.2

申请日：2025-01-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张祚荣 ,  林智鹏 ,  谢政宪 ,  陈颉彦 ,  郭鸿毅 ,  贾汉中

IPC: G06F30/32 ,  H10B80/00 ,  H01S5/00

Abstract: 本公开的实施例提供了一种集成电路(IC)结构。IC结构包括具有光波导的光中介层；多个芯片堆叠件，设置在所述光中介层上方，所述多个芯片堆叠件中的每个都包括第一光子IC芯片和位于所述第一光子IC晶圆上方的存储芯片；以及分别与所述多个芯片堆叠件相邻设置的多个第一激光源芯片，其中，所述光中介层中的光波导被配置为光学互连结构，以通过所述第一光子IC芯片与所述存储芯片耦合。本公开的实施例还提供了一种制造集成电路(IC)结构的方法。

公开(公告)号：CN114759016A

公开(公告)日：2022-07-15

申请号：CN202210087610.4

申请日：2022-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 胡长芬 ,  李绍宇 ,  陈国基 ,  林智鹏 ,  王垂堂 ,  陈卿芳

IPC: H01L23/60 ,  H01L27/092 ,  H01L21/8238 ,  H03K17/687

Abstract: 本发明实施例涉及半导体、电路结构及其相关方法。提供一种电路结构。所述电路结构可包含：第一裸片区域，其包含输出门；第二裸片区域，其包含电路及输入门；及裸片间互连件。所述输入门可包含晶体管。所述电路可连接在所述裸片间互连件与所述晶体管的栅极区之间。所述电路可包含PMOS晶体管及NMOS晶体管。所述PMOS晶体管的第一源极/漏极区可连接到所述NMOS晶体管的第一源极/漏极区及所述裸片间互连件。

公开(公告)号：CN222394176U

公开(公告)日：2025-01-24

申请号：CN202420991144.7

申请日：2024-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  张祚荣 ,  谢政宪 ,  林智鹏 ,  陈颉彦 ,  余振华

IPC: G02B6/12

Abstract: 一种半导体封装体，包括基板、重分布结构、第一光子布线结构、光学中介层裸晶、第二光子布线结构、光学引擎裸晶以及模制结构，重分布结构形成于基板上，第一光子布线结构设置在重分布结构上，光学中介层裸晶设置在第一光子布线结构上，第二光子布线结构设置在重分布结构上，光学引擎裸晶设置在第二光子布线结构上，模制结构设置在第一光子布线结构以及第二光子布线结构之间。

公开(公告)号：CN221486501U

公开(公告)日：2024-08-06

申请号：CN202323165611.5

申请日：2023-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  陈颉彦 ,  余振华 ,  林智鹏 ,  张祚荣 ,  谢政宪 ,  林世平

IPC: H01L23/528 ,  H01L23/538

Abstract: 本实用新型提供晶片堆叠结构。晶片堆叠结构包括第一晶片，其包含第一基板与第一内连线结构位于第一基板上。晶片堆叠结构包括第二晶片位于第一晶片上并接合至第一晶片。第二晶片具有第二内连线结构与第二基板位于第二内连线结构上。晶片堆叠结构包括绝缘层位于第二内连线结构上并围绕第二基板。晶片堆叠结构包括导电插塞穿过绝缘层至第二内连线结构。

公开(公告)号：CN221670328U

公开(公告)日：2024-09-06

申请号：CN202323213449.X

申请日：2023-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  廖文翔 ,  陈颉彦 ,  余振华 ,  林智鹏 ,  张祚荣 ,  谢政宪 ,  林世平

IPC: H10B80/00

Abstract: 本公开提供一种封装结构。所述封装结构包括第一芯片结构及第二芯片结构。第一芯片结构具有多个逻辑控制元件。第二芯片结构通过电介质对电介质接合及金属对金属接合而直接接合至第一芯片结构，其中第二芯片结构具有多个非易失性存储器元件。