公开(公告)号：CN103915438A

公开(公告)日：2014-07-09

申请号：CN201310105573.6

申请日：2013-03-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 万幸仁 ,  柯志欣 ,  吴政宪 ,  时定康 ,  林浩宇

IPC: H01L27/092 ,  H01L23/532 ,  H01L21/8238 ,  H01L21/768

CPC classification number: H01L27/092 ,  H01L21/823814 ,  H01L21/823871 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种具有低接触电阻率的互补金属氧化物半导体及其形成方法。本发明提供了实施例互补金属氧化物半导体(CMOS)器件和形成CMOS器件的实施例方法。实施例CMOS器件包括n型金属氧化物半导体(NMOS)和p型金属氧化物半导体(PMOS)，其中，该NMOS具有夹置在第一金属接触件和NMOS源极之间以及第二金属接触件和NMOS漏极之间的含钛层，并且该PMOS具有PMOS源极和PMOS漏极，其中，PMOS源极具有朝向第三金属接触件的第一含钛区，且PMOS漏极包括朝向第四金属接触件的第二含钛区。

公开(公告)号：CN115332173A

公开(公告)日：2022-11-11

申请号：CN202210680385.5

申请日：2022-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱家宏 ,  王菘豊 ,  梁顺鑫 ,  张旭凯 ,  时定康 ,  洪宗佑 ,  蔡邦彦 ,  林耕竹

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开描述了一种具有背面接触结构的半导体装置的形成方法。所述方法包括形成半导体装置在基板的第一侧上。所述半导体装置包括源极/漏极(S/D)区域。所述方法更包括蚀刻在基板的第二侧上的S/D区域的一部分，以形成开口；及形成外延接触结构在开口中的S/D区域上。第二侧与第一侧相对。外延接触结构包括与在开口中的S/D区域接触的第一部分及在第一部分上的第二部分。第二部分的宽度大于第一部分。

公开(公告)号：CN112713118A

公开(公告)日：2021-04-27

申请号：CN202011145950.5

申请日：2020-10-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王振翰 ,  林志昌 ,  黄耀陞 ,  时定康 ,  林群雄 ,  峰地辉 ,  蔡腾群

IPC: H01L21/8234

Abstract: 本公开提供一种半导体装置的形成方法，包括：形成垂直结构于基板之上；形成栅极结构于垂直结构的部分之上；露出垂直结构的部分的侧壁；形成间隔物于垂直结构的部分的侧壁之上；以及形成间隙于每一间隔物之中。

公开(公告)号：CN111106066A

公开(公告)日：2020-05-05

申请号：CN201910780511.2

申请日：2019-08-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 时定康 ,  王菘豊 ,  蔡邦彦

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/08

Abstract: 本文提供了在源极/漏极部件和接触件之间具有界面的集成电路的实例以及用于形成集成电路的方法的实例。在一些实施例中，该方法包括接收衬底，衬底上设置有源极/漏极部件。源极/漏极部件包括第一半导体元件和第二半导体元件。氧化源极/漏极部件的第一半导体元件以在源极/漏极部件上产生第一半导体元件的氧化物以及源极/漏极部件的具有比源极/漏极部件的其余部分更大的第二半导体元件的浓度的区域。去除第一半导体元件的氧化物，并且形成电连接至源极/漏极部件的接触件。在一些这样的实施例中，第一半导体元件包括硅，并且第二半导体元件包括锗。

公开(公告)号：CN103915438B

公开(公告)日：2016-12-28

申请号：CN201310105573.6

申请日：2013-03-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 万幸仁 ,  柯志欣 ,  吴政宪 ,  时定康 ,  林浩宇

IPC: H01L27/092 ,  H01L23/532 ,  H01L21/8238 ,  H01L21/768

CPC classification number: H01L27/092 ,  H01L21/823814 ,  H01L21/823871 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种具有低接触电阻率的互补金属氧化物半导体及其形成方法。本发明提供了实施例互补金属氧化物半导体(CMOS)器件和形成CMOS器件的实施例方法。实施例CMOS器件包括n型金属氧化物半导体(NMOS)和p型金属氧化物半导体(PMOS)，其中，该NMOS具有夹置在第一金属接触件和NMOS源极之间以及第二金属接触件和NMOS漏极之间的含钛层，并且该PMOS具有PMOS源极和PMOS漏极，其中，PMOS源极具有朝向第三金属接触件的第一含钛区，且PMOS漏极包括朝向第四金属接触件的第二含钛区。

公开(公告)号：CN222261067U

公开(公告)日：2024-12-27

申请号：CN202420200758.9

申请日：2024-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 罗伊辰 ,  时定康 ,  林立德 ,  蔡邦彥 ,  洪宗佑 ,  林斌彦 ,  白佳灵

IPC: H01L27/092

Abstract: 在本公开的一个实施例中，提供了一种半导体装置，包括：位于半导体鳍片之上的源极/漏极区；位于半导体鳍片之上且邻近源极/漏极区的栅极结构，栅极结构包括栅极间隔层，栅极间隔层具有第一粗糙度；位于源极/漏极区之上的多个第介电层；第一接触插塞，电性耦合至源极/漏极区并延伸穿过第一介电层；以及第一氮化物衬件，介于第一接触插塞与第一介电层之间，第一氮化物衬件具有第二粗糙度，第二粗糙度小于第一粗糙度。

公开(公告)号：CN218849498U

公开(公告)日：2023-04-11

申请号：CN202221994705.6

申请日：2022-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 时定康 ,  程仲良 ,  蔡邦彦

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L27/088

Abstract: 一种半导体结构，包括硅基板、绝缘层、双层、第一晶体管的通道区域及第二晶体管的通道区域。绝缘层在硅基板中。双层在绝缘层上方，且双层包括与应变松弛硅锗(SiGe)部分直接接触的硅部分。第一晶体管的通道区域在双层的硅部分上。第二晶体管的通道区域在双层的应变松弛SiGe部分上。