公开(公告)号：CN114649405A

公开(公告)日：2022-06-21

申请号：CN202210190840.3

申请日：2022-02-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈重辉 ,  陈万得 ,  钟淑维 ,  谢东衡 ,  张子敬 ,  余宗欣 ,  张永丰

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 半导体器件包括衬底。第一纳米片结构和第二纳米片结构设置在衬底上。第一纳米片结构和第二纳米片结构的每个具有至少一个形成源极/漏极区域的纳米片和包括导电栅极接触件的栅极结构。第一氧化物结构设置在第一纳米片结构和第二纳米片结构之间的衬底上。导电端子设置在第一氧化物结构中或上。导电端子、第一氧化物结构和第一纳米片结构的栅极结构限定电容器。本申请的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN113284886A

公开(公告)日：2021-08-20

申请号：CN202110014641.2

申请日：2021-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张永丰 ,  杨宝如 ,  张育荣 ,  李宗吉 ,  谢东衡 ,  许峻嘉

IPC: H01L27/02 ,  G06F30/392

Abstract: 集成芯片的有源器件区上的多段线的阵列延伸，以在相邻的隔离区域上形成伪器件结构。所得的伪器件结构是具有与有源器件区上的多段线的阵列相同的线宽度、线间距和节距的多段线的阵列。伪器件结构的多段线与有源器件区上的多段线在网格上。由于伪器件结构由与有源器件区上的多段线在网格上的多段线形成，所以伪器件结构可以比可能的情况更接近有源器件区。伪器件结构与有源器件区的所得接近度提高了抗凹陷性能，并且减小集成芯片上的空白空间。本发明的实施例涉及集成芯片及其设计和制造方法。

公开(公告)号：CN218585964U

公开(公告)日：2023-03-07

申请号：CN202222077507.X

申请日：2022-08-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖彦良 ,  陈春宇 ,  张永丰

IPC: H01L23/10

Abstract: 本实用新型提供半导体结构。半导体结构包括基板以及密封环区，封闭基板上的电路区。密封环区还包括鳍状物环，自基板凸起且具有第一宽度；隔离环位于基板上并与鳍状物环相邻；栅极环，位于鳍状物环上且具有第二宽度，且第二宽度小于第一宽度；外延环，位于鳍状物环与隔离环之间；以及接点环，着陆于外延环与隔离环上。鳍状物环、隔离环、外延环、与接点环各自的延伸方向彼此平行且完全围绕电路区以形成封闭圈。

公开(公告)号：CN218333808U

公开(公告)日：2023-01-17

申请号：CN202221995534.9

申请日：2022-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖彦良 ,  陈春宇 ,  张永丰

IPC: H01L29/423 ,  H01L29/78

Abstract: 提供集成电路芯片。本文的集成电路芯片包含位于装置区的外侧角落与环状区的内侧角落之间的角落区。环状区包含沿第一方向延伸的第一主动区、部分设置于第一主动区上方且沿第一方向延伸的第一源极/漏极接点以及完全设置于第一主动区上方且各沿第一方向纵向延伸的第一栅极结构。角落区包含沿与第一方向形成锐角的第二方向延伸的第二主动区、部分设置于第二主动区上方且沿第二方向延伸的第二源极/漏极接点以及设置于第二主动区上方且各沿第一方向延伸的第二栅极结构。

公开(公告)号：CN219017657U

公开(公告)日：2023-05-12

申请号：CN202223205003.8

申请日：2022-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴於贝 ,  赖彦良 ,  张永丰 ,  郭俊铭 ,  彭远清

IPC: H01L27/088 ,  H01L23/00

Abstract: 一种集成电路芯片及角落应力释放结构。根据本公开的集成电路芯片包括电路区域和围绕电路区域的密封环区域。密封环区域包括沿第一方向纵向延伸的第一有源区，以及设置在第一有源区上的第一栅极结构。第一栅极结构沿由第一方向倾斜的第二方向纵向延伸。第一方向与第二方向之间形成一倾斜角。