-
公开(公告)号：CN115394722A
公开(公告)日：2022-11-25
申请号：CN202210842272.0
申请日：2022-07-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L23/00
Abstract: 根据本公开实施例的一半导体结构包括设置在一基板上方的一电路区域以及设置在基板上方且完全地环绕电路区域的一密封环区域。电路区域包括多个第一鳍片、多个第二鳍片、在第一鳍片上方的多个n型外延结构、以及在第二鳍片上方的多个p型外延结构。密封环区域包括完全地绕着电路区域延伸的多个鳍片环、设置在鳍片环上方且平行于鳍片环延伸的多个外延环。在密封环区域中所有鳍片环上方的所有外延环为p型外延环。
-
公开(公告)号：CN115842003A
公开(公告)日：2023-03-24
申请号：CN202210797755.3
申请日：2022-07-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528
Abstract: 提供具有双侧密封环的半导体结构。根据本发明的半导体结构包括：包括器件区域和围绕器件区域的环形区域的衬底；设置在衬底上方并且包括前侧互连区域和前侧密封环区域的前侧互连结构；以及设置在衬底之下并且包括背侧互连区域和背侧密封环区域的背侧互连结构。前侧互连区域设置在器件区域上方，并且背侧互连区域设置在器件区域之下。前侧密封环区域设置在环形区域上方，并且背侧密封环区域设置在环形区域之下。
-
公开(公告)号：CN115394752A
公开(公告)日：2022-11-25
申请号：CN202210781643.9
申请日：2022-07-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/00
Abstract: 提供集成电路芯片以及密封环结构。根据本公开的一种集成电路芯片包括基板以及位于基板上方的第一互连层。第一互连层包括第一装置区域和围绕第一装置区域的第一环区域。第一环区域包括完全围绕第一装置区域的第一壁以及完全围绕第一装置区域和第一壁的第二壁。沿着第一装置区域的边缘，第一壁与第二壁通过第一金属间介电层和至少一第一虚设金属线隔开。在第一装置区域的角落附近，第一壁与第二壁仅通过第一金属间介电层隔开。
-
公开(公告)号：CN218069837U
公开(公告)日：2022-12-16
申请号：CN202221834779.3
申请日：2022-07-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/498
Abstract: 一种半导体结构，包括设置在半导体基底上方的介电层；以及形成于介电层中且分布于多个金属层中的密封环结构。密封环结构还包括金属层的第一金属线，设置在第一区域中且沿第一方向纵向取向；金属层的第二金属线设置于第二区域中且沿第一方向纵向取向；以及金属层的金属条设置于第一区域中且沿第二方向纵向取向，金属条连接第一金属线。
-
公开(公告)号：CN220400566U
公开(公告)日：2024-01-26
申请号：CN202321111811.X
申请日：2023-05-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/00 , H01L27/088
Abstract: 本实用新型实施例提供一种半导体装置，包括：衬底；电路区，位于衬底上且包括晶体管的源极/漏极结构、连接源极/漏极结构的第一半导体层及置于源极/漏极结构之间且包绕第一半导体层的第一栅极结构；及密封环，位于衬底之上且环绕电路区，密封环包括外延生长的半导体结构、第二半导体层、第三半导体层及第二栅极结构，第二与第三半导体层交替地彼此堆叠以形成层堆叠，层堆叠形成环绕电路区的连续环，层堆叠的最顶层是第三半导体层中的一者，第二栅极结构置于外延生长的半导体结构之间且位于层堆叠的最顶层上及自俯视图观察时位于层堆叠的边界内，第一与第三半导体层包含第一半导体材料，第二半导体层包含不同于第一半导体材料的第二半导体材料。
-
Patent Agency Ranking
公开(公告)号：CN220021083U
公开(公告)日：2023-11-14
申请号：CN202321111750.7
申请日：2023-05-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/00 , H01L27/088
Abstract: 本实用新型实施例提供一种半导体结构，所述半导体结构包括：衬底，具有电路区及围绕所述电路区的密封环区；具有第一宽度W1的多个第一有源区，形成于电路区中；具有第二宽度W2的多个第二有源区，形成于密封环区中；多个第一栅极堆叠，在电路区中设置于所述多个第一有源区上，并延伸至多个隔离特征；以及多个第二栅极堆叠，在密封环区中设置于所述多个第二有源区上，并完全着落于所述多个第二有源区上。第二宽度大于第一宽度，且第二有源区中的每一者是连续的环状形状以包围电路区。
-
公开(公告)号：CN218333794U
公开(公告)日：2023-01-17
申请号：CN202221993398.X
申请日：2022-07-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/535 , H01L23/02
Abstract: 提供一种集成电路芯片以及密封环结构。根据本公开的集成电路芯片包括互连结构，互连结构包括沿着第一方向延伸的第一金属线、第二金属线、第三金属线、第四金属线以及第五金属线，第一组横向连接器设置在第二金属线以及第三金属线之间或第四金属线以及第五金属线之间，且第二组横向连接器设置在第一金属线以及第二金属线之间或第三金属线以及第四金属线之间。
-
公开(公告)号：CN217881460U
公开(公告)日：2022-11-22
申请号：CN202221386017.1
申请日：2022-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L27/088
Abstract: 本实用新型的实施例提供一种半导体结构包括衬底、电路区及围绕电路区的密封环区。电路区包括两个第一源极/漏极、连接两个第一源极/漏极的第一半导体层及设置在两个第一源极/漏极之间并环绕每个第一半导体层的第一栅极结构。密封环区包括两个外延成长半导体结构、第二和第三半导体层及第二栅极结构。第二和第三半导体层彼此相互交替地堆叠以形成叠层，叠层的最顶层是第三半导体层中的一者。第二栅极结构设置在两个外延成长半导体结构之间并在叠层的最顶层之上，第一和第三半导体层包括第一半导体材料，第二半导体层包括与第一半导体材料不同的第二半导体材料。
-
公开(公告)号：CN222380569U
公开(公告)日：2025-01-21
申请号：CN202420657872.4
申请日：2024-04-01
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开提供一种半导体结构。半导体结构包含基板，其具有电路区及围绕电路区的密封环区；多个第一有源区具有第一宽度且设置于电路区中；多个第二有源区具有第二宽度且设置于密封环区中；多个第一栅极结构，设置于第一有源区上；多个第二栅极结构设置于第二有源区的多个纵向边缘上。第一栅极结构纵向地定向以与第一有源区正交。第二栅极结构纵向地定向以与第二有源区平行。第二宽度大于第一宽度。
-
公开(公告)号：CN218585964U
公开(公告)日：2023-03-07
申请号：CN202222077507.X
申请日：2022-08-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/10
Abstract: 本实用新型提供半导体结构。半导体结构包括基板以及密封环区，封闭基板上的电路区。密封环区还包括鳍状物环，自基板凸起且具有第一宽度；隔离环位于基板上并与鳍状物环相邻；栅极环，位于鳍状物环上且具有第二宽度，且第二宽度小于第一宽度；外延环，位于鳍状物环与隔离环之间；以及接点环，着陆于外延环与隔离环上。鳍状物环、隔离环、外延环、与接点环各自的延伸方向彼此平行且完全围绕电路区以形成封闭圈。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.04 seconds)
